“田村隆博”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果17个，建议您升级VIP下载更多相关专利

[发明专利]半导体装置-CN201880035669.0有效
发明人： 田村隆博;小野沢勇一;高桥美咲;三塚要;尾崎大辅;兼武昭徳 -专利权人：富士电机株式会社
申请日： 2018-10-24 - 公布日： 2023-10-24 - 主分类号： H01L29/739 文献下载
摘要：本发明提供半导体装置，其具有半导体基板，半导体基板具备二极管区、晶体管区和位于二极管区与晶体管区之间的边界区，边界区包括在半导体基板的正面侧的预先确定的深度位置从与二极管区邻接的端部起向晶体管区侧延伸设置的缺陷区，且边界区的至少一部分不具有在半导体基板的正面露出的第1导电型的发射区，晶体管区在夹在相邻的2个沟槽部之间且具有发射区的台面部中的最靠近边界区的台面部的下方不具有缺陷区。
半导体装置

[发明专利]半导体装置-CN201880021352.1有效
发明人： 田村隆博;根本道生 -专利权人：富士电机株式会社
申请日： 2018-10-12 - 公布日： 2023-07-14 - 主分类号： H01L29/739 文献下载
摘要：提供一种半导体装置，其具备：半导体基板，其具有漂移区；晶体管部，其具有集电区；二极管部，其具有阴极区；以及边界部，其在半导体基板的上表面配置于晶体管部与二极管部之间，且具有集电区，在晶体管部的台面部和边界部的台面部设置有发射区和基区，基区在设置有发射区的台面部中具有基区与栅极沟槽部接触的部分即沟道部，将沟道部投影于边界部的台面部的上表面而得的区域在台面部的上表面中的密度比向晶体管部的台面部的上表面投影沟道部而得的区域的密度小。
半导体装置

[发明专利]半导体装置-CN201810151457.0有效
发明人：三塚要;小野泽勇一;田村隆博 -专利权人：富士电机株式会社
申请日： 2018-02-14 - 公布日： 2023-07-04 - 主分类号： H01L29/739 文献下载
摘要：本发明提供一种半导体装置，其具备：半导体基板，形成有有源部和边缘部；上部电极，设置在半导体基板的上方；绝缘膜，设置在半导体基板与上部电极之间，并形成有接触孔；第一导电型的漂移区，形成在半导体基板的内部；第二导电型的基区，形成在有源部，并经由接触孔与上部电极连接；第二导电型的阱区，形成在边缘部，并与上部电极分离；以及第二导电型的延长区，从基区向阱区的方向延伸地形成，并通过绝缘膜与上部电极分离，从接触孔的阱区侧的端部到延长区的阱区侧的端部为止的第一距离与从延长区的阱区侧的端部到阱区为止的第二距离之和小于有源部中的半导体基板的厚度。
半导体装置

[发明专利]半导体装置-CN201880050073.8有效
发明人： 田村隆博;小野泽勇一 -专利权人：富士电机株式会社
申请日： 2018-11-21 - 公布日： 2023-04-07 - 主分类号： H01L29/78 文献下载
摘要：本发明提供半导体装置，缓和接触开口的端部处的电流集中。半导体装置具备：阳极区；阴极区；设置于阴极区的上方的埋入区；层间绝缘膜，配置于半导体基板的上表面的上方，并且设置有使阳极区的一部分露出的接触开口；以及在接触开口中与阳极区接触的上表面侧电极，埋入区包含端部埋入区，所述端部埋入区在垂直于半导体基板的上表面的截面中，从接触开口的下方的区域，通过接触开口的端部的下方，连续地设置到层间绝缘膜的下方的区域，在与半导体基板的上表面平行的第1方向上，设置于层间绝缘膜的下方的端部埋入区比设置于接触开口的下方的端部埋入区短。
半导体装置

[发明专利]半导体装置和半导体装置的制造方法-CN202080026724.7在审
发明人： 田村隆博;小野泽勇一 -专利权人：富士电机株式会社
申请日： 2020-10-07 - 公布日： 2021-12-07 - 主分类号： H01L29/06 文献下载
摘要：提供半导体装置，该半导体装置：包含体施主的半导体基板；以及第一导电型的第一缓冲区，其设置于半导体基板的下表面侧，并且在半导体基板的深度方向上具有一个以上的掺杂浓度峰和一个以上的氢浓度峰，第一缓冲区的掺杂浓度峰中的最靠近半导体基板的下表面的最浅浓度峰的掺杂浓度为半导体基板的所述体施主浓度的50倍以下。最浅浓度峰的掺杂浓度可以低于在半导体基板的上表面与下表面之间流通额定电流的1/10的电流的情况下的基准载流子浓度。
半导体装置制造方法

[发明专利]半导体装置-CN201780002628.7有效
发明人： 田村隆博;小野泽勇一;高桥美咲 -专利权人：富士电机株式会社
申请日： 2017-02-23 - 公布日： 2021-06-11 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种半导体装置，具备：第一区域，其形成于半导体基板的正面侧；漂移区，其形成于比第一区域更靠近半导体基板的背面侧的位置；缓冲区，其形成于比漂移区更靠近半导体基板的背面侧的位置，包括1个以上的比漂移区的杂质浓度高的杂质浓度的峰；寿命控制体，其配置于半导体基板的背面侧，使载流子寿命缩短，寿命控制体的浓度的峰配置在缓冲区的杂质浓度的峰中的最靠近半导体基板的正面侧的峰与半导体基板的背面之间。
半导体装置

[发明专利]半导体装置及半导体装置的制造方法-CN201680003833.0有效
发明人： 田村隆博;小野泽勇一;吉村尚;泷下博;山野彰生 -专利权人：富士电机株式会社
申请日： 2016-06-16 - 公布日： 2021-03-09 - 主分类号： H01L29/861 文献下载
摘要：本发明提供一种半导体装置，具备：半导体基板，其掺杂有杂质；正面侧电极，其设置于半导体基板的正面侧；以及背面侧电极，其设置于半导体基板的背面侧，半导体基板具有：峰区域，其配置于半导体基板的背面侧，且杂质浓度具有1个以上的峰；高浓度区，其配置位置与峰区域相比更靠近正面侧，且杂质浓度比1个以上的峰平缓；以及低浓度区，其配置位置与高浓度区相比更靠近正面侧，且杂质浓度比高浓度区的杂质浓度低。
半导体装置制造方法

[发明专利]半导体装置及制造方法-CN201980028305.4在审
发明人：阿形泰典;田村隆博;安喰彻 -专利权人：富士电机株式会社
申请日： 2019-11-14 - 公布日： 2020-12-08 - 主分类号： H01L21/265 文献下载
摘要：本发明提供一种具备半导体基板的半导体装置，半导体基板具有含有氢的含氢区域，含氢区域在至少一部分区域含有氦，含氢区域的深度方向上的氢化学浓度分布具有1个以上的氢浓度谷部，在各氢浓度谷部中，氢化学浓度是氧化学浓度的1/10以上。在至少一个氢浓度谷部中，氢化学浓度可以是氦化学浓度以上。
半导体装置制造方法

[发明专利]半导体装置及半导体装置的制造方法-CN201680014233.4有效
发明人：泷下博;吉村尚;田村隆博;小野泽勇一;山野彰生 -专利权人：富士电机株式会社
申请日： 2016-08-05 - 公布日： 2020-11-06 - 主分类号： H01L29/861 文献下载
摘要：提供一种半导体装置，其具备：半导体基板，掺杂有杂质；正面侧电极，设置于半导体基板的正面侧；以及背面侧电极，设置于半导体基板的背面侧，半导体基板具有：峰区，配置于半导体基板的背面侧，并且杂质浓度具有一个以上的峰；高浓度区，配置于比峰区更靠向正面侧的位置，并且杂质浓度的分布比一个以上的峰平缓；以及低浓度区，配置于比高浓度区更靠向正面侧的位置，并且杂质浓度比高浓度区的杂质浓度和半导体基板的基板浓度低。
半导体装置制造方法

[发明专利]半导体装置和半导体装置的制造方法-CN201680025325.2有效
发明人：胁本博树;小野泽勇一;田村隆博;小川惠理 -专利权人：富士电机株式会社
申请日： 2016-09-20 - 公布日： 2020-07-14 - 主分类号： H01L29/861 文献下载
摘要：即使阴极区域缺损，也不使中间区域与阴极电极接触。提供一种半导体装置，其具备半导体基板，半导体基板具有注入有第1导电型的第1杂质的场截止区域、形成在场截止区域的背面侧且注入有第2导电型的第2杂质的中间区域、和形成在中间区域的背面侧的第1导电型的阴极区域，在半导体基板的背面，第1杂质的浓度高于第2杂质的浓度。
半导体装置制造方法

[发明专利]半导体装置-CN201580001887.9有效
发明人：小野泽勇一;田村隆博 -专利权人：富士电机株式会社
申请日： 2015-02-09 - 公布日： 2019-04-02 - 主分类号： H01L29/78 文献下载
摘要：在活性区域中，在基板正面侧设有槽栅MOS栅极构造，在沟槽(2)间的台面区域中设有浮置p型区域(9)。在浮置p型区域(9)的、基板正面侧的表面层上，与沟槽(2)分离地设有槽(10)。槽(10)的内部隔着LOCOS等绝缘层(11)而设有第2栅极电极(12)。第2栅极电极(12)覆盖浮置p型区域(9)的、基板正面侧的表面。即，第2栅极电极(12)在浮置p型区域(9)与层间绝缘膜(8)之间配置成埋入浮置p型区域(9)的基板正面侧的表面层，以使基板正面变得平坦。由此，开启di/dt的控制性较高，密勒电容较小，并能形成细微图案的元件构造。
半导体装置

[发明专利]半导体装置以及半导体装置的制造方法-CN201580002976.5有效
发明人：胁本博树;泷下博;吉村尚;田村隆博;小野泽勇一 -专利权人：富士电机株式会社
申请日： 2015-08-13 - 公布日： 2019-03-08 - 主分类号： H01L29/861 文献下载
摘要：提供一种半导体装置，具备：n型的半导体基板；p型的阳极区，形成在半导体基板的正面侧；n型的场停止区，在半导体基板的背面侧以质子作为施主而形成；以及n型的阴极区，形成在比场停止区更靠近半导体基板的背面侧的位置，场停止区中的深度方向的施主的浓度分布具有第一峰值和第二峰值，第二峰值比第一峰值更靠近半导体基板的背面侧，并且第二峰值的浓度比第一峰值更低，阳极区与阴极区之间的至少一部分区域中的载流子寿命比阳极区和阴极区中的任一载流子寿命更长。
半导体装置以及制造方法

[发明专利]超结MOSFET及其制造方法和复合半导体装置-CN201410327892.6有效
发明人： 田村隆博;大西泰彦 -专利权人：富士电机株式会社
申请日： 2014-07-10 - 公布日： 2018-06-22 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种超结MOSFET及其制造方法和复合半导体装置，能够缓和反向恢复动作时的硬恢复波形，降低反向恢复电流(Irp)和反向恢复时间(trr)，并能够获得高速切换和低反向恢复损耗。所述超结MOSFET具有多个在n型半导体基板的第一主面沿垂直方向延伸的相互平行的pn结，具有被夹设于该pn结n型漂移区域与p型分隔区域交替连接排列的并列pn层，并且在该并列pn层的第一主面侧具有MOS栅极结构，在相反主面侧依次连接n型的第一缓冲层和第二缓冲层，上述第一缓冲层的杂质浓度是与上述第n型漂移区域相同程度以下的低浓度，上述第二缓冲层的杂质浓度高于上述n型漂移区域，与该第二缓冲层相比，上述第一主面侧的上述n型半导体基板的载流子寿命被缩短。
缓冲层主面超结MOSFET 反向恢复复合半导体装置并列pn层垂直方向延伸反向恢复电流载流子寿命分隔区域高速切换交替连接依次连接夹设制造平行缓和恢复

[发明专利]半导体装置及其制造方法-CN201480021121.2有效
发明人： 田村隆博;大西泰彦 -专利权人：富士电机株式会社
申请日： 2014-07-11 - 公布日： 2018-02-02 - 主分类号： H01L29/78 文献下载
摘要：一种超结MOSFET，包括并列pn层(4)，包括多个pn结(6)并且其中设置在pn结(6)之间的n型漂移区(4a)和p型分隔区(4b)交替地布置以彼此接触；MOS栅结构，设置于并列pn层(4)的表面上；以及n型缓冲层，与相对置的主表面接触。缓冲层的杂质浓度等于或小于n型漂移区(4a)的杂质浓度。并列pn层(4)中的至少一个p型分隔区(4b)被杂质浓度比n型漂移区(4a)低的n‑区(4c)所替代。根据该结构，能够提供一种在反向恢复运行期间防止硬恢复波形中的急剧上升的超结MOSFET以及其制造方法。另外，能够提供一种能够降低反向恢复电流(Irp)和反向恢复时间(trr)，并且能够实现高速开关和低反向恢复损失的超结MOSFET及其制造方法。
半导体装置及其制造方法

[发明专利]高击穿电压半导体器件-CN201280018575.5有效
发明人：曹大为;北村睦美;田村隆博;大西泰彦 -专利权人：富士电机株式会社
申请日： 2012-05-28 - 公布日： 2014-01-01 - 主分类号： H01L29/78 文献下载
摘要：半导体区域在平行pn层中交替排列，在所述平行pn层中，n型区和p型区沿与半导体基板的主面平行的方向交替排列。边缘终止区中的第二平行pn层（微细SJ单元（12E））的n漂移区（12c）与p分隔区（12d）之间的间距是活性区域中的第一平行pn层（主SJ单元（12））的n漂移区（12a）与p分隔区（12b）之间的间距的三分之二。在俯视下具有矩形形状的半导体基板的四个角上的主SJ单元（12）与微细SJ单元（12E）之间的边界上，主SJ单元（12）的两个间距的端部与微细SJ单元（12E）的三个间距的端部相对。由此，能减小工艺偏差的影响，并能减少微细SJ单元（12E）的n漂移区（12c）与p分隔区（12d）之间的相互扩散。
击穿电压半导体器件

1
2
下一页»
尾页
共 17 条