“滕斯托伦特股份有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果17个，建议您升级VIP下载更多相关专利

[发明专利]一种多核处理器及其执行复杂计算的方法-CN202010765332.4有效
发明人： D.卡帕利加;I.马托塞维克;J.瓦西杰维克;U.艾多纳特;A.卢维奇;S.A.钦;L.巴吉克 -专利权人： 滕斯托伦特股份有限公司
申请日： 2020-08-03 - 公布日： 2023-09-26 - 主分类号： G06F15/173 文献下载
摘要：公开了与由多核处理器高效执行复杂计算以及在多核处理器中的各个处理核心之间的数据移动相关的方法和系统。用于多核处理器的多核处理器堆栈能够包括计算层，用于使用多核处理器中的处理核心来进行计算，具有用于该处理核心中的处理管线的可执行指令。多核处理器堆栈还能够包括片上网络层，用于连接多核处理器中的处理核心，具有用于多核处理器中的路由器和网络接口单元的集合的可执行指令。能够通过片上网络覆盖层在逻辑上将计算层与片上网络层隔离。
一种多核处理器及其执行复杂计算方法

[发明专利]用于相关计算中减少计算量的运行时间预测结果-CN202310094780.X在审
发明人： L·巴伊奇;D·卡帕利亚;陈雨婷;A·格列贝尼桑;H·法鲁克;A·拉赫马蒂;S·钦;V·布拉戈耶维奇;A·布拉尔;J·瓦西列维奇 -专利权人： 滕斯托伦特股份有限公司
申请日： 2023-01-31 - 公布日： 2023-08-01 - 主分类号： G06N3/0464 文献下载
摘要：本发明公开了与减少执行人工神经网络(ANN)所需的计算量相关的方法和系统。所公开的方法包括：生成数据集的概要，该概要是复合计算的输入；使用概要执行简化复合计算，以产生简化的输出；以及使用简化输出执行第二简化复合计算，以产生作为预测结果的第二简化输出。第二简化复合计算是第二复合计算的简化。复合计算是有向图的复杂计算的一部分。第二复合计算取决于有向图中的复合计算。该方法还包括在执行复杂计算的同时，抑制来自第二复合计算的分量计算集合。基于预测结果选择进行抑制的分量计算集合。
用于相关计算减少运行时间预测结果

[发明专利]用于减少神经网络计算的运行时预测器-CN202211648516.8在审
发明人： L·巴伊奇;D·卡帕利亚;陈雨婷;A·格列贝尼桑;H·法鲁克;A·拉赫马蒂;S·钦;V·布拉戈耶维奇;A·布拉尔;J·瓦西列维奇 -专利权人： 滕斯托伦特股份有限公司
申请日： 2022-12-21 - 公布日： 2023-06-27 - 主分类号： G06N3/04 文献下载
摘要：本文公开了与减少执行人工神经网络(ANN)所需的计算次数相关的方法和系统。该方法包括在ANN执行期间进行的计算机实现的方法。该方法包括生成一组执行数据，生成ANN的一组神经网络数据的概要，生成ANN执行的一组执行数据的概要，使用该组神经网络数据的概要和该组执行数据的概要生成预测，以及执行复合计算。ANN的执行需要复合计算。该方法还包括抑制复合计算的一组分量计算。受抑制的一组分量计算至少部分由预测确定。
用于减少神经网络计算运行预测

[发明专利]使用一组处理核执行复杂计算的系统和方法-CN202010557993.8有效
发明人： D.卡帕利加;L.巴吉克;J.瓦西尔杰维克 -专利权人： 滕斯托伦特股份有限公司
申请日： 2020-06-18 - 公布日： 2023-06-23 - 主分类号： H04L49/109 文献下载
摘要：公开了使用分组标识符进行路由和计算的处理器核。一种方法包括使用一组处理核执行复杂计算。该方法包括使用一组分组标识符来路由一组分组，并执行一组指令。该组指令是使用一组操作数标识符定义的。操作数标识符表示该组分组标识符中的分组标识符。在特定实施方式中，该组操作数标识符通过以下方式表示该组分组标识符中的分组标识符：该组处理核上的一组存储器存储与该组分组以及由该组操作数标识符表示的一组操作数共同关联的数据值。在特定实施方式中，该组操作数标识符和分组标识符无歧义地映射到复杂计算的底层的一组应用数据。
使用一组处理执行复杂计算系统方法

[发明专利]带分层累加器的计算电路-CN202211534492.3在审
发明人： D·卡帕利亚;L·巴伊奇;A·切伊科夫 -专利权人： 滕斯托伦特股份有限公司
申请日： 2022-12-02 - 公布日： 2023-06-09 - 主分类号： G06F7/544 文献下载
摘要：本文公开了与计算电路有关的方法和系统。一种公开的计算电路包括数学电路、第一累加器和第二累加器。所述第一累加器具有第一存储器。所述第二累加器具有第二存储器。所述第一累加器可通信地连接到所述数学电路，并在所述第一存储器中累加来自所述数学电路的值。所述第二累加器可通信地连接到所述第一存储器，并在所述第二存储器中累加来自所述第一存储器的值。第一存储器比第二存储器更快且更小。
分层累加器计算电路

[发明专利]多核处理器的稀疏均匀性实施-CN202211377308.9在审
发明人： L·巴伊奇;D·卡帕利亚;陈雨婷;A·格列贝尼桑;H·法鲁克;A·拉赫马蒂;S·钦;V·布拉戈耶维奇;A·布拉尔;J·瓦西列维奇 -专利权人： 滕斯托伦特股份有限公司
申请日： 2022-11-04 - 公布日： 2023-05-09 - 主分类号： G06F8/30 文献下载
摘要：本文公开了涉及并行计算领域的方法和系统。所公开的方法和系统包括用于对用于执行复杂计算的计算节点组实施稀疏均匀性的方法。所公开的方法包括确定操作数数据组中的稀疏分布，以及使用编译器生成用于使用操作数数据组和处理核组来执行复杂计算的指令组。或者，所述方法包含变更所述操作数数据。该方法还包括将该操作数数据组分发到该处理核组，以用于根据该指令组执行复杂计算。对该处理核组之间的稀疏分布进行变更或者对编译器进行编程以均衡该处理核组之间的稀疏分布。
多核处理器稀疏均匀实施

[发明专利]具有元数据致动的条件图执行的处理核心-CN201880042654.7有效
发明人： L.巴吉克;M.特拉杰科维克;I.哈默 -专利权人： 滕斯托伦特股份有限公司
申请日： 2018-04-27 - 公布日： 2023-05-02 - 主分类号： G06F15/00 文献下载
摘要：公开了一种用于有向图的高效执行的处理核心。处理核心包括存储器以及储存在存储器中的第一数据片和第二数据片。第一数据片和第二数据片包括连续储存在存储器中的数据元素的第一集合和数据元素的第二集合。处理核心还包括与第一数据片相关地储存在存储器中的元数据。处理核心还包括执行引擎、控制单元和指令。所述指令的执行使用执行引擎、数据元素的第一集合中的第一数据元素和数据元素的第二集合中的第二数据元素。控制单元使用元数据来使指令的执行条件化。所述指令的标准执行生成标准输出。所述指令运算的条件执行生成条件执行输出。
具有数据条件执行处理核心

[发明专利]用于可变长度指令集机器的预先暂存指令寄存器-CN202210933446.4在审
发明人： M·R·杜利;M·特拉伊科维奇;R·S·拉尔;S·索科拉克 -专利权人： 滕斯托伦特股份有限公司
申请日： 2022-08-04 - 公布日： 2023-04-04 - 主分类号： G06F9/30 文献下载
摘要：本文公开了与具有预先暂存指令的改进处理架构相关的方法和系统。所公开的处理器包括指令存储器，至少一个功能处理单元，总线，一组指令寄存器以及逻辑电路，一组指令寄存器配置为使用总线加载来自指令存储器的一组预先暂存指令，逻辑电路配置为响应于从指令存储器接收指令，将该组预先暂存指令从该组指令寄存器提供到至少一个功能处理单元。
用于可变长度指令机器预先暂存寄存器

[发明专利]数据结构优化的专用存储器缓存-CN202210312894.2在审
发明人： L·巴伊奇;D·卡帕利亚;I·马托舍维奇;A·切伊科夫 -专利权人： 滕斯托伦特股份有限公司
申请日： 2022-03-28 - 公布日： 2022-10-18 - 主分类号： G06F12/0877 文献下载
摘要：本发明公开了与缓存有关的方法和系统。一种公开的系统包括至少一个存储至少两个数据结构的存储器。所述至少两个数据结构包括第一数据结构和第二数据结构。所述系统还包括至少两个缓存，第一缓存用于缓存所述第一数据结构，第二缓存用于缓存所述第二数据结构。所述系统还包括与所述至少两个缓存通信连接的控制器。所述控制器基于所述第一数据结构单独配置所述第一缓存，并且基于所述第二数据结构单独配置所述第二缓存。所述系统还包括至少一个与所述至少两个缓存通信连接的处理器。所述处理器在执行复杂计算期间使用所述至少两个缓存访问所述至少两个数据结构中的每一个。
数据结构优化专用存储器缓存

[发明专利]使用访问请求响应动态批处理组件的图形执行-CN202210339197.6在审
发明人： L·巴伊奇;D·卡帕利亚;I·马托舍维奇;A·切伊科夫 -专利权人： 滕斯托伦特股份有限公司
申请日： 2022-04-01 - 公布日： 2022-10-18 - 主分类号： G06T1/20 文献下载
摘要：本发明公开了用于加速执行有向图的方法和系统。所述执行可以涉及从提供给人工神经网络的一组输入中生成推理。在具体的示例中，用于执行有向图的方法包括接收至少两批索引。当批量索引用于访问一组嵌入时，提供至少两批嵌入输出，并执行所述有向图的一层。所述方法还包括使用所述至少两批索引访问所述一组嵌入。所述方法还包括基于所述访问步骤的一组延迟，将所述至少两批嵌入输出重新排列到至少两批或重新排列的嵌入中。所述方法还包括向所述有向图的后续层提供所述至少两批重新排列的嵌入。
使用访问请求响应动态批处理组件图形执行

[发明专利]使用片上网络叠加的应用数据流图执行-CN202210106108.3在审
发明人： J.瓦西尔杰维奇;D.卡帕利雅;Z.穆达拉尔;U.阿多纳特;J.楚;S.A.钦恩;L.巴吉克 -专利权人： 滕斯托伦特股份有限公司
申请日： 2022-01-28 - 公布日： 2022-07-29 - 主分类号： G06F15/173 文献下载
摘要：公开了用于使用计算节点的网络来执行应用数据流图的方法和系统。在特定示例中，计算节点的网络可以是多核处理器的片上网络。一种方法包括将第一应用数据从第一源计算节点过渡到中间计算节点。该方法还可以包括在中间计算节点上从计算节点的网络的计算层提供第二应用数据。该方法还可以包括将第一应用数据结合第二应用数据从中间计算节点多播到至少两个目的地计算节点。第一源计算节点、中间计算节点和至少两个目的地计算节点都在计算节点的网络中。
使用网络叠加应用数据流执行

[发明专利]具有数据关联自适应舍入的处理核心-CN202210166427.3在审
发明人：吕比沙.巴吉克;亚力克斯.塞科夫;莱伊拉.巴吉克 -专利权人： 滕斯托伦特股份有限公司
申请日： 2019-09-29 - 公布日： 2022-06-07 - 主分类号： G06N3/10 文献下载
摘要：本文公开了具有数据关联自适应舍入的处理核心和关联方法。一个公开的处理核心包括：配置为使用输入的定向图数据生成定向图数据的单元的值的算术逻辑单元集群，耦合至阈值寄存器和数据寄存器的比较器，配置为当定向图数据的单元的值被加载到数据寄存器中时、将阈值加载到阈值寄存器中的核心控制器，和舍入电路。该舍入电路被配置为从该算数逻辑单元集群接收定向图数据的单元的值，并基于来自比较器的比较器输出，有条件地舍入所述定向图数据的单元的值。
具有数据关联自适应处理核心

[发明专利]具有数据关联自适应舍入的处理核心-CN201910936061.1有效
发明人：吕比沙.巴吉克;亚力克斯.塞科夫;莱伊拉.巴吉克 -专利权人： 滕斯托伦特股份有限公司
申请日： 2019-09-29 - 公布日： 2022-02-11 - 主分类号： G06N20/00 文献下载
摘要：本文公开了具有数据关联自适应舍入的处理核心和关联方法。一个公开的处理核心包括：配置为使用输入的定向图数据生成定向图数据的单元的值的算术逻辑单元集群，耦合至阈值寄存器和数据寄存器的比较器，配置为当定向图数据的单元的值被加载到数据寄存器中时、将阈值加载到阈值寄存器中的核心控制器，和舍入电路。该舍入电路被配置为从该算数逻辑单元集群接收定向图数据的单元的值，并基于来自比较器的比较器输出，有条件地舍入所述定向图数据的单元的值。
具有数据关联自适应处理核心

[发明专利]互连结构上路由的推测性资源分配-CN202110551360.0在审
发明人： I·马托舍维奇;L·巴伊奇 -专利权人： 滕斯托伦特股份有限公司
申请日： 2021-05-20 - 公布日： 2021-11-26 - 主分类号： G06F15/173 文献下载
摘要：本文公开了与互连结构上路由的推测性资源分配相关的方法和系统。一种公开的方法包括推测性地分配资源集合以支持通过互连结构的一组路径。该方法还包括在该组路径上的分支节点处聚集来自该组路径的一组响应。如果检测到资源争用，则该组响应将包括资源争用的指示符。然后，该方法将还包括响应于资源争用的指示符，从分支节点向下游传输解除分配消息并向上游传输资源争用的指示符，并且在保持一段时间之后为多播重新分配资源。
互连结构路由推测资源分配

[发明专利]处理核心数据压缩和存储系统-CN201980037735.2在审
发明人：朱比萨.巴吉克;亚力克斯.塞杰科夫;莱杰拉.巴吉克 -专利权人： 滕斯托伦特股份有限公司
申请日： 2019-06-07 - 公布日： 2021-01-29 - 主分类号： H03M7/46 文献下载
摘要：公开了关于稀疏数据的快速且高效的压缩和解压缩的方法和系统。一种用于压缩来自稀疏矩阵的数据集的方法包括：评估来自该数据集的数据条目的序列；从该序列提取稀疏数据值的序列；从该序列提取非稀疏数据值行程长度的序列；根据该序列制定行指针的集合；将稀疏数据值的序列存储在存储器地址的第一集合处；并且将非稀疏数据值行程长度的序列存储在存储器地址的第二集合处。行指针的集合在存储器地址的第一集合和存储器地址的第二集合两者中标识该稀疏矩阵的行的集合。可以使用行指针进行快速解压缩。
处理核心数据压缩存储系统

1
2
下一页»
尾页
共 17 条