“无锡芯光互连技术研究院有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果67个，建议您升级VIP下载更多相关专利

[发明专利]一种增强SHA256算法运行速度、安全性的方法及其系统-CN202211493664.7在审
发明人：杨鸿伟;刘宏伟 -专利权人： 无锡芯光互连技术研究院有限公司;芯光智网集成电路设计(无锡)有限公司
申请日： 2022-11-25 - 公布日： 2023-04-07 - 主分类号： H04L9/06 文献下载
摘要：本发明提供一种增强SHA256算法运行速度、安全性的方法及其系统，方法应用于SHA256加密电路；对所述消息块依次进行逻辑运算中任意消息的逻辑运算的过程具体为，用计数控制单元对任意消息块的循环压缩处理次数进行计数判断并确定数据流向；在对任意消息块进行前十六次循环压缩处理时，消息块内对应的数据由所述消息预处理模块传输至循环压缩模块进行循环压缩并输出循环压缩结果。本发明的有益效果：通过改变数据流向，将传统SHA算法的线性结构改为叉状树结构；通过减少数据流经的路径来提升算法的运行速度；将消息拓展和循环压缩的计数控制置于上级模块，通过减少使用的寄存器和占用的内存来提升算法的运行速度。
一种增强 sha256 算法运行速度安全性方法及其系统

[发明专利]多芯片封装方法和多芯片模块-CN202211493691.4在审
发明人：方勤学;郝沁汾 -专利权人： 无锡芯光互连技术研究院有限公司
申请日： 2022-11-25 - 公布日： 2023-04-07 - 主分类号： H01L23/538 文献下载
摘要：本申请提供一种多芯片封装方法及多芯片模块。包括刻蚀再布线层，在再布线层上制作具有多级台阶结构的凹槽结构，每一级台阶结构用于设置一个或多个芯片；将第一芯片的安装面粘贴在第一级台阶结构上，将第二芯片的安装面粘贴在第二级台阶结构上，使第一芯片上的特定区域与第二芯片上的特定区域之间的高度差在预设范围内；将第一芯片、第二芯片分别与再布线层进行引线键合；将第一芯片和第二芯片设置于保护外壳与具有多级台阶结构的凹槽结构构成的空腔内；对再布线层进行塑封和对载板上的焊盘进行植球，得到封装好的多芯片部件；再布线层安装在载板上。以此可以更便捷更准确的实现多芯片的对准。
芯片封装方法模块

[发明专利]一种90°光混频器的相位消除方法及系统-CN202211400279.3在审
发明人：宋泽国;郝沁汾 -专利权人： 无锡芯光互连技术研究院有限公司
申请日： 2022-11-09 - 公布日： 2023-04-07 - 主分类号： G02B27/00 文献下载
摘要：本发明公开了一种90°光混频器的相位消除方法及系统，相位消除方法包括以下步骤：S1：对构建的光通道确定90°光混频器的交叉波导引入的额外相位；S2：通过相位消除的方法消除交叉波导引入的额外相位。本发明通过90°光混频器的相位消除方法消除相位，在保证90°光混频器性能优异的同时，避免了额外交叉波导的引入，降低了90°光混频器整体的光功率损耗，进而提升了90°光混频器性能。
一种 90 混频器相位消除方法系统

[发明专利]一种主从设备间通讯的通讯转换装置及方法-CN202211627019.X在审
发明人：汪涛;郝沁汾;刘宏伟 -专利权人： 无锡芯光互连技术研究院有限公司;芯光智网集成电路设计(无锡)有限公司
申请日： 2022-12-16 - 公布日： 2023-04-04 - 主分类号： H04L12/40 文献下载
摘要：本发明公开了一种主从设备间通讯的通讯转换装置及方法。包括：转换控制器，用于对主设备的操作请求信号进行信号转换处理，形成从设备驱动信号发送至从设备，以及形成第一应答驱动信号并反馈至主设备；还用于对从设备反馈的Wishbone协议格式的应答信号进行信号转换处理，形成TileLink‑UL D通道格式的第二应答驱动信号并反馈至主设备。通过转换控制器将主设备的操作请求信号转换为从设备可响应的从设备驱动信号以及响应主设备的第一应答驱动信号，再将从设备的应答信号转换成响应主设备的第二应答驱动信号，实现了同位宽下TileLink‑UL主设备和Wishbone协议从设备间的通讯转换和数据交互。
一种主从设备通讯转换装置方法

[发明专利]一种时钟和数据延迟校准电路及方法-CN202211510573.X在审
发明人：郑林吉;刘宏伟 -专利权人： 无锡芯光互连技术研究院有限公司;芯光智网集成电路设计(无锡)有限公司
申请日： 2022-11-29 - 公布日： 2023-03-28 - 主分类号： H04J3/06 文献下载
摘要：本发明公开了一种时钟和数据延迟校准电路及方法，包括有：发送端、接收端、数控延迟线DLL、鉴相器、判决器和控制器；发送端连接至接收端，接收端的第一输出端连接至所述控制器的第一输入端，接收端的第二输出端连接至数控延迟线DLL的第一输入端，所述数控延迟线DLL的输出端分别输出延迟后的数据dly_RxDat和连接至鉴相器的第一输入端，接收端的第三输出端连接至鉴相器的第二输入端，所述鉴相器的输出端连接至判决器的输入端，所述判决器的输出端连接至控制器的第二输入端，控制器的输出端连接至数控延迟线DLL的第二输入端；控制器用于提供最佳DLL延迟值。本发明与传统技术相比，简化了接收端时钟和数据的校准流程，易于使用。
一种时钟数据延迟校准电路方法

[发明专利]一种DBB总线到TileLink总线的转换系统、方法及硬件设备-CN202211441799.9在审
发明人：郭非;王晨赳;刘宏伟 -专利权人： 无锡芯光互连技术研究院有限公司;芯光智网集成电路设计(无锡)有限公司
申请日： 2022-11-17 - 公布日： 2023-03-28 - 主分类号： H04L12/40 文献下载
摘要：本发明公开了一种DBB总线到TileLink总线的转换系统、方法及硬件设备，涉及总线接口转换技术领域。所述转换系统包括：DBBToAXI4模块，以及AXI4Buffer模块、AXI4UserYanker模块、AXI4ToTL模块和TLFragmenter模块，各模块依序相接；其中，所述DBBToAXI4模块用于将DBB总线的信号映射到AXI4总线，包括将DBB的请求信号组合逻辑赋予AXI4对应信号，并对arsize信号或awsize信号进行赋值操作；所述AXI4Buffer模块用于缓存AXI4总线上的响应消息；所述AXI4UserYanker模块用于将带有user字段的AXI4总线转换成没有user字段的AXI4总线；所述AXI4ToTL模块用于将AXI4总线上信息匹配映射到TileLink总线；所述TLFragmenter模块用于将较大的事务切分成多个较小的事务，以缩小TileLink的最大逻辑传输。本发明实现了DBB总线到TileLink总线的转换，特别适用于采用DBB接口作为数据接口的模块在TileLink总线架构内的应用场景。
一种 dbb 总线 tilelink 转换系统方法硬件设备

[发明专利]一种光数据包交换方法、装置及存储介质-CN202211583469.3在审
发明人：秦梦远;郝沁汾 -专利权人： 无锡芯光互连技术研究院有限公司
申请日： 2022-12-09 - 公布日： 2023-03-28 - 主分类号： H04L49/356 文献下载
摘要：本发明公开了一种光数据包交换方法、装置及存储介质，其中，该方法包括：获取待交换光数据包，将待交换光数据包复制生成具有相同数据的第一待交换光数据包和第二待交换光数据包；根据第一待交换光数据包构建对应目标端口的光交换链路；根据光交换链路将第二待交换光数据包传输至目标端口。本发明实施例，通过将待交换光数据包复制为具有相同数据的第一待交换光数据包和第二待交换光数据包，根据第一待交换光数据包灵活构建对应目标端口的光交换链路，使第二待交换光数据包无需额外经历一次电信号到光信号的转换即可以发送至目标端口，实现待交换光数据包的全光转发，节省了再次电光转换的时间，提高光数据包交换的效率，提升用户的使用体验。
一种数据包交换方法装置存储介质

[发明专利]一种网络处理器和控制方法-CN202211538032.8在审
发明人：李晓霖;刘宏伟 -专利权人： 无锡芯光互连技术研究院有限公司;芯光智网集成电路设计(无锡)有限公司
申请日： 2022-12-02 - 公布日： 2023-03-28 - 主分类号： G06F9/50 文献下载
摘要：本发明公开了一种网络处理器和控制方法，网络处理器包括主机和智能网卡，所述主机用于将网络任务分为数据面线程和控制面线程，所述主机只保留控制面线程，所述控制面线程负责创建、释放数据面线程并负责监听外部网络请求事件；所述智能网卡用于运行从主机卸载下来的数据面线程。本发明通过提供一种网络处理器和控制方法，解决网络任务中数据面线程占用主机CPU计算资源过高的问题。
一种网络处理器控制方法

[发明专利]锗硅光电探测器-CN202211535654.5在审
发明人：娄雪勤;郝沁汾 -专利权人： 无锡芯光互连技术研究院有限公司
申请日： 2022-12-02 - 公布日： 2023-03-21 - 主分类号： H01L31/105 文献下载
摘要：本发明公开了一种锗硅光电探测器，涉及光电探测器领域，其技术方案要点是：包括自下而上依次堆叠的硅衬底层，二氧化硅埋氧层，波导层，锗吸收层，其特征在于，波导层包括依次连接的第一波导区、第二波导区和第三波导区，第三波导区包括P型轻掺杂区和P型重掺杂区，锗吸收层的上方设置有第一条形电极，使第一条形电极位于锗吸收层在宽度方向上的中间并远离第一波导区；P型重掺杂区的上方设置有第二条形电极，使第二条形电极位于P型重掺杂区在宽度方向上的的中间并远离第一波导区。其特点是减小与吸收层接触的金属电极的长度，通过合理设置与吸收层接触的金属电极的位置，使耦合到锗吸收层的光场分布更均匀。
光电探测器

[发明专利]一种数据加解密系统、数据加密方法及数据解密方法-CN202211384036.5在审
发明人：汪涛;刘宏伟 -专利权人： 无锡芯光互连技术研究院有限公司;芯光智网集成电路设计(无锡)有限公司
申请日： 2022-11-07 - 公布日： 2023-03-21 - 主分类号： H04L9/08 文献下载
摘要：本发明公开了一种数据加解密系统、数据加密方法及数据解密方法。包括：控制模块，用于获取待加密数据和待解密数据，并将待加密数据发送至加密模块，将待解密数据发送至解密模块；加密模块，用于确定加密轮次，并获取加密轮次对应的第一提取密钥，根据第一提取密钥对接收的待加密数据进行加密生成最终加密数据；解密模块，用于确定解密轮次，并获取解密轮次对应的第二提取密钥，根据第二提取密钥对接收的待解密数据进行解密生成最终解密数据。通过加密模块接收控制模块发送的待加密数据，根据加密轮次对尾轮和普通加密轮分开处理，同样通过解密模块接收待解密数据，根据解密轮次对首轮和普通解密轮分开处理，节省了处理周期，提高了处理效率。
一种数据解密系统加密方法

[发明专利]基于光电共封装的光收、发模块和数据传输条带-CN202211440600.0在审
发明人：方勤学;陆春荣 -专利权人： 无锡芯光互连技术研究院有限公司
申请日： 2022-11-17 - 公布日： 2023-03-21 - 主分类号： G02B6/42 文献下载
摘要：本发明提供了一种基于光电共封装的光收、发模块和数据传输条带，涉及半导体技术领域，包括模封结构、透镜结构、金属层、激光器、驱动器芯片以及载板；激光器和驱动器芯片通过模封结构包封在一起，塑封结构与透镜结构基于透明环氧塑封料一体成型，模封结构外层溅射有金属层，金属层具有开口区域，透镜结构位于开口区域，激光器激发出光信号，从透镜结构射出，驱动器芯片与激光器连接，驱动器芯片用于驱动和控制激光器；模封结构、透镜结构、激光器以及驱动器芯片安装在载板上，载板包括外部引脚，驱动器芯片与外部引脚连接。缓解了印制电路板上，电学互连较长，存在信号完整性问题，模块的体积较大，互连密度低的问题。
基于光电封装模块数据传输条带

[发明专利]一种缓存系统及其管理方法-CN202211598805.1在审
发明人：王鹏超;郝沁汾;刘宏伟 -专利权人： 无锡芯光互连技术研究院有限公司;芯光智网集成电路设计(无锡)有限公司
申请日： 2022-12-12 - 公布日： 2023-03-14 - 主分类号： G06F12/0802 文献下载
摘要：本发明公开了一种缓存系统及其管理方法。缓存系统包括：至少两个处理内核、一致性控制模块、一致性处理模块和缓存模块；所述处理内核通过协议总线与一致性控制模块连接；一致性控制模块分别与所述一致性处理模块和所述缓存模块连接；所述一致性处理模块与所述缓存模块连接；所述一致性处理模块用于当所述缓存模块配置为非一致性高速缓存时，对所述缓存模块进行一致性处理；所述一致性控制模块用于当所述缓存模块配置为一致性高速缓存时，对所述一致性处理模块进行无效处理。本发明提供一种缓存系统及其管理方法，根据实际需求灵活改变芯片的缓存配置，提高系统缓存配置的灵活性。
一种缓存系统及其管理方法

[发明专利]一种PCIE扩展设备、硬件板卡及其加载方法-CN202211366717.9有效
发明人：李妍;郝沁汾 -专利权人： 无锡芯光互连技术研究院有限公司
申请日： 2022-11-03 - 公布日： 2023-03-10 - 主分类号： G06F1/18 文献下载
摘要：本发明公开了一种PCIE扩展设备、硬件板卡及其加载方法，包括：扩展主板、硬件板卡；所述硬件板卡集成了若干个不同规格的上行子卡与下行子卡功能，所述扩展主板上开设有上行插槽和下行插槽，且为每一个插槽槽位预留了当前槽位的地址信息；所述硬件板卡插接入扩展主板的上行插槽或下行插槽，所述硬件板卡读取插接入扩展主板插槽的地址信息，根据地址信息确认该插槽需要提供的上行或下行功能，启动对应功能的加载，经过校验后完成配置加载。本方法与传统PCIE配置技术相比，硬件板卡通过读取扩展主板的插槽地址信息确认需要提供的功能，并执行对应功能的配置加载过程，实现了将多类不同配置集成在同一个硬件上，优化生产和备货过程。
一种 pcie 扩展设备硬件板卡及其加载方法

[发明专利]一种旋转对称贴装芯片的PI厚度均匀的晶圆级封装方法-CN202211447168.8在审
发明人：缪富军;郝沁汾 -专利权人： 无锡芯光互连技术研究院有限公司
申请日： 2022-11-18 - 公布日： 2023-03-07 - 主分类号： H01L21/56 文献下载
摘要：本发明提供一种旋转对称贴装芯片的PI厚度均匀的晶圆级封装方法，包括以下步骤：S1：载板贴装芯片时，在载板的部分区域或全部区域贴装为具有旋转对称性的样式，使得载板在旋涂PI时，载板每旋转一定角度，载板对应区域上的芯片的受力是一致的；S2：使用贴装好的载板完成封装。本发明通过提高载板贴装芯片的旋转对称性，使旋转中的载板及芯片在更多的时刻处于受力一致的情况，改善旋涂时PI厚度的均匀性。
一种旋转对称芯片 pi 厚度均匀晶圆级封装方法

[发明专利]一种芯片布局方法、装置、设备及存储介质-CN202211550079.6在审
发明人：欧禹豪;郝沁汾 -专利权人： 无锡芯光互连技术研究院有限公司;华南师范大学
申请日： 2022-12-05 - 公布日： 2023-03-03 - 主分类号： G06F30/392 文献下载
摘要：本发明实施例提供了一种芯片布局方法、装置、设备及存储介质，该方法包括：获取原始电路数据集对应的包含网络类和节点类的目标数组；根据目标数组，结合设定的图神经网络模型，确定芯片布局的初始位置信息；根据初始位置信息以及预先给定的布局工具，确定芯片的布局结果。利用该方法，通过将原始电路数据集对应成网络类和节点类的数组中获得筛选和处理后的数据信息，将数据信息输入到图神经网络模型中进行芯片上模块的初始位置划分和调整，获得芯片布局的初始位置信息。区别于现有技术中模块的初始化位置置零或者随机初始化，本方案通过寻找最优的初始化布局，能够减少芯片布局过程中迭代次数，进行更快的收敛，实现芯片布局优化的高效性。
一种芯片布局方法装置设备存储介质