“季宏凯”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果14个，建议您升级VIP下载更多相关专利

[发明专利]键合方法及键合结构-CN202310774100.9在审
发明人：庄凌艺;季宏凯 -专利权人：长鑫存储技术有限公司
申请日： 2023-06-27 - 公布日： 2023-10-10 - 主分类号： H01L21/60 文献下载
摘要：本公开涉及一种键合方法及键合结构。所述键合方法包括如下步骤：提供第一晶圆和第二晶圆，第一晶圆包括第一介质层、以及暴露于第一介质层的表面的第一导电层，第二晶圆包括第二介质层、以及暴露于第二介质层的表面的第二导电层；对第一晶圆和第二晶圆进行表面处理，形成覆盖第一介质层的第一键合层、以及覆盖第一导电层的第一处理层，并形成覆盖第二介质层的第二键合层、以及覆盖第二导电层的第二处理层；去除第一处理层和第二处理层，并键合连接第一键合层与第二键合层，以及键合连接第一导电层和第二导电层。本公开增强了键合结构的键合强度。
方法结构

[发明专利]半导体结构及其制作方法-CN202310687713.9在审
发明人：庄凌艺;季宏凯 -专利权人：长鑫存储技术有限公司
申请日： 2023-06-09 - 公布日： 2023-08-01 - 主分类号： H01L23/48 文献下载
摘要：本公开提供了一种半导体结构及其制作方法，半导体结构包括第一半导体元件和第二半导体元件，第一半导体元件具有多个连接垫，第二半导体元件具有与多个连接垫一一对应键合的多个键合区，每个键合区包括多个接合垫，键合区的面积大于连接垫的面积；当连接垫与对应的键合区处于极限键合位置和目标键合位置时，连接垫与键合区内的接合垫的有效键合面积均等于目标面积。本公开可以在无需增大连接垫和接合垫的尺寸的前提下，可以使得键合区和连接垫在键合时具有良好的位置可偏移量，降低键合失效的风险。
半导体结构及其制作方法

[发明专利]一种半导体封装结构及其方法、存储器-CN202211305929.6在审
发明人： 季宏凯 -专利权人：长鑫存储技术有限公司
申请日： 2022-10-24 - 公布日： 2023-05-09 - 主分类号： H01L23/538 文献下载
摘要：本公开实施例提供了一种半导体封装结构及其方法、存储器，该半导体封装结构包括：封装基板；贴装于封装基板上方的桥接基板；倒置于封装基板上方的第一芯片和第二芯片，第一芯片靠近封装基板一侧的表面具有多个第一连接部，第二芯片靠近封装基板一侧的表面具有多个第二连接部；其中，至少一个第一连接部和至少一个第二连接部对应连接到桥接基板的连接衬垫，以实现第一芯片和第二芯片的互联；其余的第一连接部和其余的第二连接部连接到封装基板的连接衬垫，以引出第一芯片和第二芯片的输入/输出端口。本公开实施例通过在封装基板表面设置桥接基板减小了相邻倒装芯片互联路径的长度，提高信号传输的完整性。
一种半导体封装结构及其方法存储器

[发明专利]封装结构及其制作方法-CN202310004829.8在审
发明人： 季宏凯 -专利权人：长鑫存储技术有限公司
申请日： 2023-01-03 - 公布日： 2023-03-10 - 主分类号： H01L23/31 文献下载
摘要：本公开涉及封装结构及其制作方法，制作方法包括：提供初始晶圆；在所述初始晶圆上键合第一已知合格裸片，并形成第一芯片单元；在所述第一芯片单元上键合中介层晶圆；在远离所述初始晶圆的中介层晶圆上键合第二已知合格裸片，并形成第二芯片单元，其中，所述第一芯片单元包括多个间隔设置的第一已知合格裸片以及填充于相邻两个第一已知合格裸片之间的封装材料，所述第二芯片单元包括多个间隔设置的第二已知合格裸片以及填充于相邻两个第二已知合格裸片之间的封装材料。本公开提供的封装结构的制作方法，能够在增加堆叠层数的同时，提高堆叠良率和产量。
封装结构及其制作方法

[发明专利]封装结构及其制造方法-CN202211441631.8在审
发明人： 季宏凯 -专利权人：长鑫存储技术有限公司
申请日： 2022-11-17 - 公布日： 2023-03-07 - 主分类号： H01L25/18 文献下载
摘要：本公开实施例涉及半导体领域，提供一种封装结构及其制造方法，封装结构包括：基板；中介层，中介层位于基板上方；第一芯片，第一芯片位于中介层上方，第一芯片具有相对的第一面和第二面，第一面朝向中介层；第二芯片，第二芯片至少位于第一芯片远离中介层的表面上，第二芯片在基板表面的正投影面积小于第一芯片在基板表面的正投影面积，第二芯片具有相对的第三面和第四面，第三面朝向基板。至少可以解决封装结构的整体尺寸不具有统一标准的问题。
封装结构及其制造方法

[发明专利]封装结构及其制作方法-CN202211013687.3在审
发明人： 季宏凯 -专利权人：长鑫存储技术有限公司
申请日： 2022-08-23 - 公布日： 2022-11-25 - 主分类号： H01L23/538 文献下载
摘要：本公开实施例涉及半导体领域，提供一种封装结构及其制作方法，结构包括：逻辑芯片，逻辑芯片的正面具有多个信号接口，逻辑芯片正面还具有第一重布线层，第一重布线层远离逻辑芯片正面的表面具有多个第一焊盘，每一第一焊盘经由第一重布线层与相应的信号接口电连接，且多个第一焊盘的排布与多个信号接口的排布不同；底层芯片，底层芯片包括相对的第一正面和第一背面，第一正面朝向逻辑芯片正面，且第一正面还具有多个第二焊盘，每一第二焊盘与相应的第一焊盘电连接，以提高移动终端封装结构的数据传输速率。
封装结构及其制作方法

[实用新型]一种可扩展毫米波相控阵单元及有源天线阵面-CN202122807933.X有效
发明人： 季宏凯;王蕴玉;刘元昆;赵丁雷;朱国振;邱宇;刘娟;刘勇 -专利权人：中国电子科技集团公司第三十八研究所
申请日： 2021-11-15 - 公布日： 2022-04-08 - 主分类号： H01Q1/38 文献下载
摘要：本实用新型公开一种可扩展毫米波相控阵单元及有源天线阵面，包括从上到下依次设置的第一层玻璃衬底、第二层玻璃衬底和介质层，第二层玻璃衬底内设置有半导体器件层，第一层玻璃衬底远离第二层玻璃衬底的端面上设置若干天线单元，介质层远离第二层玻璃衬底的端面上设置有若干BGA阵列，BGA阵列与半导体器件层、天线单元均连接；本实用新型将天线与射频有源电路集成在一起，形成片上天线，采用石英玻璃作为天线的衬底，具有介电常数低，与半导体工艺兼容等优点，满足毫米波单元的高精度加工要求；与传统的天线集成工艺相比，大大缩短了天线与射频前端之间的距离，减小了用于连接天线与电路的键合线引入的寄生电容等寄生参数，减小了互连损耗。
一种扩展毫米波相控阵单元有源天线阵

[发明专利]一种可扩展毫米波相控阵单元及制备方法及有源天线阵面-CN202111358366.2在审
发明人： 季宏凯;王蕴玉;刘元昆;赵丁雷;朱国振;邱宇;刘娟;刘勇 -专利权人：中国电子科技集团公司第三十八研究所
申请日： 2021-11-15 - 公布日： 2022-03-01 - 主分类号： H01Q1/22 文献下载
摘要：本发明公开一种可扩展毫米波相控阵单元及制备方法及有源天线阵面，包括从上到下依次设置的第一层玻璃衬底、第二层玻璃衬底和介质层，第二层玻璃衬底内设置有半导体器件层，第一层玻璃衬底远离第二层玻璃衬底的端面上设置若干天线单元，介质层远离第二层玻璃衬底的端面上设置有若干BGA阵列，BGA阵列与半导体器件层、天线单元均连接；本发明将天线与射频有源电路集成在一起，形成片上天线，采用石英玻璃作为天线的衬底，具有介电常数低，与半导体工艺兼容等优点，满足毫米波单元的高精度加工要求；与传统的天线集成工艺相比，大大缩短了天线与射频前端之间的距离，减小了用于连接天线与电路的键合线引入的寄生电容等寄生参数，减小了互连损耗。
一种扩展毫米波相控阵单元制备方法有源天线阵

[发明专利]一种高角度分辨率的二维MIMO阵列天线及其组阵方法-CN202111135903.7在审
发明人：邹文慢;金谋平;方佳;刘颂阳;段宗明;彭卫;季宏凯;李子超 -专利权人：中国电子科技集团公司第三十八研究所
申请日： 2021-09-27 - 公布日： 2021-12-31 - 主分类号： H01Q21/00 文献下载
摘要：一种高角度分辨率的二维MIMO阵列天线及其组阵方法属于多输入多输出阵列天线技术领域，解决如何在射频信号处理芯片与天线单元物理尺寸相差较大的情况下设计一种高角度分辨率的二维MIMO阵列天线的问题，本发明的技术方案实现了接收天线阵列、发射天线阵列、接收天线微带传输线、发射天线微带传输线、射频信号处理芯片在单层印刷电路基板的同一表面上集成设计，并且等效虚拟阵列无重叠的虚拟阵元，实现了阵元通道数的最大化使用，节约了通道资源具有很高的系统效率。
一种角度分辨率二维 mimo 阵列天线及其方法

[实用新型]一种小型化射频前端结构及系统-CN202020789999.3有效
发明人： 季宏凯;刘勇 -专利权人：中国电子科技集团公司第三十八研究所
申请日： 2020-05-13 - 公布日： 2020-11-27 - 主分类号： H01L23/48 文献下载
摘要：本实用新型公开了一种小型化射频前端结构及系统，属于射频封装技术领域，包括从下到上依次设置的BGA阵列、至少一个TSV转接板、TSV通孔、键合层、器件和硅封帽，所述TSV通孔设置在所述TSV转接板上，所述BGA阵列设置在所述TSV转接板背面并通过所述TSV通孔及再布线技术与所述TSV转接板正面的器件电连接，所述器件设置在所述TSV转接板正面并与其电连接，所述硅封帽通过所述键合层与所述TSV转接板键合。本实用新型利用了TSV三维集成封装技术，可用于雷达，电子对抗，通信等射频系统，特别是用于对小型化、轻量化的要求十分高的机载环境中；大幅降低了射频系统的体积和重量，为高效费比、微型化、高性能的新型射频系统的发展提供技术支撑。
一种小型化射频前端结构系统

[发明专利]一种基于TSV转接板的射频前端结构及系统-CN202010402763.4在审
发明人： 季宏凯;刘勇 -专利权人：中国电子科技集团公司第三十八研究所
申请日： 2020-05-13 - 公布日： 2020-08-11 - 主分类号： H01L23/48 文献下载
摘要：本发明公开了一种基于TSV转接板的射频前端结构及系统，属于射频封装技术领域，包括从下到上依次设置的BGA阵列、至少一个TSV转接板、TSV通孔、键合层、器件和硅封帽，所述TSV通孔设置在所述TSV转接板上，所述BGA阵列设置在所述TSV转接板背面并通过所述TSV通孔及再布线技术与所述TSV转接板正面的器件电连接，所述器件设置在所述TSV转接板正面并与其电连接，所述硅封帽通过所述键合层与所述TSV转接板键合。本发明利用了TSV三维集成封装技术，可用于雷达，电子对抗，通信等射频系统，特别是用于对小型化、轻量化的要求十分高的机载环境中；大幅降低了射频系统的体积和重量，为高效费比、微型化、高性能的新型射频系统的发展提供技术支撑。
一种基于 tsv 转接射频前端结构系统

[发明专利]一种基于深孔填充的三维半导体存储器件及其制备方法-CN201410471222.1有效
发明人：缪向水;季宏凯;童浩 -专利权人：华中科技大学
申请日： 2014-09-16 - 公布日： 2017-08-11 - 主分类号： H01L27/11529 文献下载
摘要：本发明公开了一种基于深孔填充的三维半导体存储器件及其制备方法。该制备方法适用于制备三维半导体存储器的U型沟道采用双离子束沉积技术，一束离子轰击靶材，使材料原子发生溢出，原子沿轨迹沉积到深孔中，一束离子轰击深孔表面，使沉积的材料无法覆盖深孔顶部，从而确保三维半导体存储器件U型沟道的完整形成。U型沟道的半导体存储器件的电极从器件上方引出，减小了电极的接触面积，同时U型半导体存储器件的NAND串可以包括至少一层半导体、一层绝缘层交替叠加的堆叠结构，增大了单位面积下的器件数，故U型沟道的半导体存储器可以大大增加存储密度。
一种基于填充三维半导体存储器件及其制备方法

[实用新型]一种基于相变材料的显示器件-CN201620596061.3有效
发明人：缪向水;季宏凯;童浩 -专利权人：华中科技大学
申请日： 2016-06-16 - 公布日： 2017-01-18 - 主分类号： G02F1/01 文献下载
摘要：本实用新型公开了一种基于相变材料的显示器件，包括一系列像素点，每个像素点包括沉积在衬底上的反射层、沉积在所述反射层上的隔离层、沉积在所述隔离层上的固态相变层和沉积在所述固态相变层上的覆盖层；反射层在可见光范围内拥有80％以上的反射率，用于提供背面反射；隔离层用于调节整个器件的反射率；固态相变层在电压或者激光驱动下可以在晶态和非晶态之间可逆转变，引起相变材料折射率的变化，从而使得每个像素点的颜色发生改变；覆盖层用于接收外部施加的电压。大量的像素点可以通过空间上的结构堆叠形成显示阵列。
一种基于相变材料显示器件

[发明专利]一种基于相变材料的显示器件-CN201610428495.7在审
发明人：缪向水;季宏凯;童浩 -专利权人：华中科技大学
申请日： 2016-06-16 - 公布日： 2016-09-14 - 主分类号： G02F1/01 文献下载
摘要：本发明公开了一种基于相变材料的显示器件，包括一系列像素点，每个像素点包括沉积在衬底上的反射层、沉积在所述反射层上的隔离层、沉积在所述隔离层上的固态相变层和沉积在所述固态相变层上的覆盖层；反射层在可见光范围内拥有80％以上的反射率，用于提供背面反射；隔离层用于调节整个器件的反射率；固态相变层在电压或者激光驱动下可以在晶态和非晶态之间可逆转变，引起相变材料折射率的变化，从而使得每个像素点的颜色发生改变；覆盖层用于接收外部施加的电压。大量的像素点可以通过空间上的结构堆叠形成显示阵列。
一种基于相变材料显示器件

1
共 14 条