“吴道训”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果8个，建议您升级VIP下载更多相关专利

[发明专利]存储器-CN202010988666.8有效
发明人：尚为兵;李红文;张良;冀康灵;池性洙;吴道训;汪瑛 -专利权人：长鑫存储技术有限公司
申请日： 2020-09-18 - 公布日： 2023-09-15 - 主分类号： G11C11/4063 文献下载
摘要：本发明实施例提供一种存储器，包括存储块，所述存储块包括U存储子块和V存储子块，其特征在于，包括：第一检错纠错单元，与所述U存储子块、所述V存储子块均连接，用于对所述U存储子块和所述V存储子块的输出数据进行检错纠错；第二检错纠错单元，与所述U存储子块、所述V存储子块均连接，用于对所述U存储子块和所述V存储子块的所述输出数据进行检错纠错。本发明实施例改善了存储器的检错纠错能力。
存储器

[发明专利]一种控制放大方法及电路、灵敏放大器和半导体存储器-CN202111658991.9在审
发明人： 吴道训;尚为兵 -专利权人：长鑫存储技术有限公司
申请日： 2021-12-31 - 公布日： 2023-07-11 - 主分类号： G11C7/06 文献下载
摘要：本公开实施例提供了一种控制放大方法及电路、灵敏放大器和半导体存储器，该方法包括：接收预设指令，根据所述预设指令确定隔离电源值和控制指令信号；根据所述隔离电源值和所述控制指令信号生成隔离控制信号；所述放大电路根据预设指令接收所述隔离控制信号和目标待处理信号，对所述待处理信号进行处理，完成预设指令。这样，通过隔离电源值控制隔离控制信号的具体电压值，能够优化信号放大过程，提高信号放大速度，改善电路噪声大的问题。
一种控制放大方法电路灵敏放大器半导体存储器

[发明专利]一种控制放大电路、灵敏放大器和半导体存储器-CN202111663568.8在审
发明人： 吴道训;尚为兵 -专利权人：长鑫存储技术有限公司
申请日： 2021-12-31 - 公布日： 2023-07-11 - 主分类号： G11C7/06 文献下载
摘要：本公开实施例提供了一种控制放大电路、灵敏放大器和半导体存储器，该控制放大电路包括：功耗控制电路，用于接收功耗控制信号，并根据所述功耗控制信号输出第一参考信号；隔离电路，用于确定控制指令信号，并根据所述控制指令信号生成隔离控制信号；放大电路，用于接收所述第一参考信号、所述隔离控制信号和待处理信号，并基于所述第一参考信号和所述隔离控制信号对所述待处理信号进行处理，得到目标放大信号。这样，通过控制放大电路，能够根据功耗控制信号对第一参考信号进行调整，从而降低电路功耗。
一种控制放大电路灵敏放大器半导体存储器

[发明专利]延时电路-CN202210028011.5在审
发明人： 吴道训;尚为兵;顾艳凤 -专利权人：长鑫存储技术有限公司
申请日： 2022-01-11 - 公布日： 2022-04-19 - 主分类号： H03K17/284 文献下载
摘要：本公开提供一种延时电路，包括：输入模块，用于接收目标输入信号并将目标输入信号输出到第一节点，目标输入信号为一脉冲信号的上升沿信号或下降沿信号；输出模块，用于输出目标输出信号，目标输出信号为目标输入信号的延时信号；延时控制模块，通过第一节点连接输入模块，通过第二节点连接输出模块，延时控制模块包括至少一个延时电容单元，用于在上升沿延迟时间或下降沿延迟时间内，控制延时电容单元连接第一节点，在上升沿延迟时间或下降沿延迟时间外，控制延时电容单元断开与第一节点的连接。本公开实施例可以降低延时电路的功耗。
延时电路

[发明专利]一种具有ESD保护功能的LIGBT器件-CN201210317015.1无效
发明人：蒋苓利;张波;何川;吴道训;樊航 -专利权人：电子科技大学
申请日： 2012-08-31 - 公布日： 2012-12-19 - 主分类号： H01L27/02 文献下载
摘要：一种具有ESD保护功能的LIGBT器件，属于功率半导体器件技术领域。本发明在不增加掩膜板和工艺步骤的前提下，通过器件结构和版图优化，提供一种具有ESD保护功能的LIGBT器件。本发明与传统的IGBT器件的不同之处在于本发明不仅在阳极终结端（沟道宽度方向）设置了结终端N+掺杂的N阱接触区（14），并且在P+掺杂的阳极区（9）周围设置了N+掺杂的N阱接触区（8）这种器件结构及版图优化减小了N型缓冲区的寄生电阻，器件寄生PNP管的开启电压有所增加，失效电流较传统IGBT器件单元有20%的显著提高。
一种具有 esd 保护功能 ligbt 器件

[发明专利]一种具有ESD保护功能的nLDMOS器件-CN201210248776.6无效
发明人：张波;樊航;蒋苓利;吴道训;何川 -专利权人：电子科技大学
申请日： 2012-07-18 - 公布日： 2012-11-21 - 主分类号： H01L29/78 文献下载
摘要：一种具有ESD保护功能的nLDMOS器件，属于电子技术领域。本发明在常规nLDMOS器件的漂移区和漏极接触区之间引入制作低压器件的P阱与N阱，迫使ESD电流流经器件更深区域，降低ESD应力下的尖峰功率密度，避免电流集中于器件表面，在大幅改善漏端鸟嘴处的可靠性基础上，改善了器件的散热均匀性，从而提高了器件ESD保护能力。本发明与Bipolar CMOS DMOS工艺兼容，不会不显著增加器件成本。
一种具有 esd 保护功能 nldmos 器件

[发明专利]一种低触发电压高镇流电阻的SCR ESD保护器件-CN201210068248.2有效
发明人：蒋苓利;张波;吴道训;何川;樊航 -专利权人：电子科技大学
申请日： 2012-03-15 - 公布日： 2012-07-04 - 主分类号： H01L29/87 文献下载
摘要：一种低触发电压高镇流电阻的SCR ESD保护器件，属于电子技术领域。本发明利用重掺杂区与衬底区在垂直方向的触发，成功将雪崩击穿由器件表面转移到器件内部；通过增加STI隔离区，消除silicide工艺的不利影响，有效提高了ESD保护器件的镇流(ballast)电阻。
一种触发电压流电 scr esd 保护器件

[发明专利]一种为集成电路I/O端口提供全模式ESD保护的SCR结构-CN201210068334.3有效
发明人：张波;樊航;蒋苓利;吴道训;何川 -专利权人：电子科技大学
申请日： 2012-03-15 - 公布日： 2012-07-04 - 主分类号： H01L27/02 文献下载
摘要：一种为集成电路I/O端口提供全模式ESD保护的SCR结构，属电子技术领域。包括衬底表面的一个P阱区、两个N阱区、三个P+区和五个N+区，P阱区夹于两个N阱区之间，第一N+区和第一P+区位于第一N阱区中，且与外部芯片I/O端口相连；第二N+区和第二P+区位于第二N阱区中，且与外部芯片电源VDD轨相连；第三N+区和第三P+区位于P阱区中，且与外部芯片电源VSS轨相连；第四N+区位于第一N阱区和P阱区顶部相连的区域，第五N+区位于P阱区和第二N阱区顶部相连的区域；第一、第二多晶硅区位于P阱区表面，第一、第二多晶硅区与外部芯片电源VSS轨相连。本发明利用单个器件为I/O端口提供所有模式的ESD保护，能够有效的减小保护器件在芯片中所占的面积和有效减小寄生电容。
一种集成电路端口提供模式 esd 保护 scr 结构