“印芬龙科技股份有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果140个，建议您升级VIP下载更多相关专利

[发明专利]带启动电路的带隙基准电路和用于启动带隙基准电路的方法-CN200710128648.7有效
发明人：迪特尔·德拉克斯埃里迈耶 -专利权人： 印芬龙科技股份有限公司
申请日： 2007-07-09 - 公布日： 2008-01-09 - 主分类号： G05F3/30 文献下载
摘要：本发明涉及具有启动电路(2，22)的带隙基准电路(1)以及用于启动带隙基准电路的方法。启动电路(2)在电阻器(R3)两端电压达到预置的阈值电压前协助带隙基准电路(1)启动，并在电阻器(R3)两端电压降达到预置的阈值电压时启动电路自动断开。电阻器(R3)与带隙基准电路(1)的二极管半导体(D2)串联连接。作为另一种选择，启动电路(22)在带隙基准电路(1)内一个节点(B1，B2)处的电位和带隙基准电路(1)另一节点(B0)处的电位之间的差值电压，即正比于带隙基准电路(1)的输出电压(Vout)或输出电流的电位，达到预定的阈值电压之前协助带隙基准电路(1)的启动。一旦差值电压达到阈值电压，启动电路(22)自动断开。本发明还涉及启动带隙基准电路(1)的对应方法。
启动电路基准用于方法

[发明专利]脉冲静态触发器-CN200610156777.2有效
发明人：西格马尔·克佩;克里斯汀·帕齐;卡尔·载普 -专利权人： 印芬龙科技股份有限公司
申请日： 2006-12-27 - 公布日： 2007-07-04 - 主分类号： H03K3/353 文献下载
摘要：一种脉冲静态触发器(1)，用于存储逻辑信号(/D1)的逻辑状态，所述触发器具有：第一逻辑器件(6)，对逻辑信号(/D1)与脉冲信号(PULSE)进行逻辑组合，并输出置位信号(/SET)；第二逻辑器件(7)，对逻辑输入信号(/D)与互补脉冲信号(/PULSE)进行逻辑组合，并输出复位信号(/RES)；锁存器器件(14)，具有用于保持逻辑保持电平的存储装置(17，18，19)，由所述置位信号(/SET)控制的第一推挽式晶体管(15)能够将所述保持电平设置为第一逻辑电平(VDD)，由所述复位信号(/RES)控制的第二推挽式晶体管(16)能够将所述保持电平设置为第二逻辑电平(VSS)，所述保持电平能够作为所述逻辑信号(/D1)的已存储逻辑状态被送出。
脉冲静态触发器

[发明专利]用于稳定数字锁相环的传递函数的方法和设备-CN200610110893.0有效
发明人：尼古拉·达·达尔特 -专利权人： 印芬龙科技股份有限公司
申请日： 2006-06-30 - 公布日： 2007-05-23 - 主分类号： H03L7/08 文献下载
摘要：一种用于稳定数字锁相环的传递函数的方法，所述传递函数依赖于由于干扰而随时间改变的锁相环的锁相环增益，所述方法具有以下方法步骤：将具有预定方差的随机数字信号传回锁相环；对锁相环的信号和传回的随机信号进行互相关，用于提供互相关函数；借助于提供的互相关函数和传回的随机信号的预定方差，对传回的随机信号和锁相环的信号之间的脉冲响应进行估算；以及依赖于估算的脉冲响应来设置锁相环的传递函数。
用于稳定数字锁相环传递函数方法设备

[发明专利]半导体结构的制造方法及相应的半导体结构-CN200610105832.5无效
发明人：阿尔伯特·伯尔纳;安德里斯·韦伯;罗尔夫·维斯 -专利权人： 印芬龙科技股份有限公司
申请日： 2006-07-13 - 公布日： 2007-02-14 - 主分类号： H01L21/762 文献下载
摘要：本发明提供了一种半导体结构的制造方法，包括如下步骤：提供半导体衬底(1；1′)，具有带有未覆盖顶部(O；O′)的有源区(4；4′)；形成至少一个STI沟槽(5a；5b；5a′；5b′)，与有源区(4；4′)相邻，并且具有延伸到有源区(4；4′)的顶部(O；O′)之上的绝缘填充物(9；9′)；在绝缘填充物(9；9′)中形成STI凹陷(D1；D2；D1′；D2′)，所述凹陷与有源区(4；4′)相邻，并且未覆盖有源区(4；4′)的未覆盖顶部(O；O′)的边缘(K；K′)；形成有源区(4；4′)的未覆盖顶部(O；O′)的氢终结化；以及在氢气气氛中执行热处理，以便按如下方式从有源区(4；4′)的边缘(K；K′)形成钝化(KV；KV′)：有源区(4；4′)的顶部(O；O′)连续地合并入STI凹陷(D1；D2；D1′；D2′)中。
半导体结构制造方法相应

[发明专利]用于存储应用的材料和单元结构-CN200480028554.7无效
发明人： R·塞齐;A·瓦尔特;R·恩格尔;A·马尔滕贝格尔;J·舒曼 -专利权人： 印芬龙科技股份有限公司
申请日： 2004-09-30 - 公布日： 2006-11-08 - 主分类号： H01L51/05 文献下载
摘要：本发明涉及用于存储应用的组合物，涉及包含上述组合物和两个电极的存储单元，并且另外涉及生产微电子元件的方法和本发明的组合物在生产这些微电子元件中的应用。
用于存储应用材料单元结构

[发明专利]用于凹陷沟道阵列晶体管的制造方法和对应的凹陷沟道阵列晶体管-CN200610073604.4有效
发明人：里夏德·约翰内森·卢伊肯;汉斯－彼德·莫尔;马丁·波普;帝尔·施洛瑟;亚历山大·塞克;斯蒂芬·斯莱斯塞克;马克·斯查瑟;罗尔夫·韦兹 -专利权人： 印芬龙科技股份有限公司
申请日： 2006-04-13 - 公布日： 2006-11-01 - 主分类号： H01L21/8234 文献下载
摘要：本发明涉及用于凹陷沟道阵列晶体管的制造方法和对应的凹陷沟道阵列晶体管。在一个实施例中，本发明在衬底表面上使用自调整隔板以在栅极和源极区/漏极区之间提供所需的距离。这样，关于栅极触点平面内的平版印刷术的公差的要求减小。
用于凹陷沟道阵列晶体管制造方法对应

[发明专利]制造半导体器件的方法-CN200610074189.4无效
发明人：奥拉夫·斯托贝克;延斯·哈恩;斯文·施米德鲍尔;于尔根·福卢;弗兰克·雅库博斯基;托马斯·舒斯特 -专利权人： 印芬龙科技股份有限公司
申请日： 2006-04-07 - 公布日： 2006-11-01 - 主分类号： H01L21/20 文献下载
摘要：本发明的方法包括步骤：提供衬底；在衬底的顶部上形成介电层；在介电层的顶部上沉积非晶半导体层；对非晶半导体层掺杂；以及对非晶层施加高温步骤以从所述非晶半导体形成结晶层。
制造半导体器件方法

[发明专利]以交错定时操作的模数转换器的时钟生成-CN200610074074.5有效
发明人：迪特尔·德拉克赛尔迈尔 -专利权人： 印芬龙科技股份有限公司
申请日： 2006-04-04 - 公布日： 2006-10-18 - 主分类号： H03M1/06 文献下载
摘要：本发明涉及一种用于生成用来驱动以交错定时操作的模数转换器的跟踪保持单元的接通信号的电路布置，包括：第一输入端，用于输入公共参考时钟信号；至少一个窗口器件，用于生成时钟信号，所述时钟信号在定时上彼此之间互相交错，并且根据参考时钟信号得到所述时钟信号各自的时间窗口，所述时钟信号在各自的时间窗口内具有第一逻辑电平；至少一个门器件，连接在窗口器件的下游，并且用于以如下方式生成将参考时钟信号与具有交错定时的各个时钟信号以及另一信息项逻辑组合的接通信号：接通信号的时间窗口至少长于参考时钟信号的时间窗口。本发明还涉及这样的模数转换器以及用于操作此电路布置的两种方法。
交错定时操作转换器时钟生成

[发明专利]逐位进位加法器-CN200610067885.2有效
发明人：若埃尔·哈彻;温弗里德·坎普 -专利权人： 印芬龙科技股份有限公司
申请日： 2006-03-14 - 公布日： 2006-09-20 - 主分类号： G06F7/60 文献下载
摘要：逐位进位加法器具有：四个求和输入端，用于接收有效性为w的要进行求和的四个输入比特；三个进位输入端，用于接收有效性为w的三个输入进位比特；总和输出端，用于输出有效性为w的输出总和比特；以及三个进位输出端，用于输出有效性为2w的三个输出进位比特。
进位加法器

[发明专利]接收器电路-CN200610009013.0无效
发明人：乌里希·门齐加尔;安德烈亚斯·托伊伯 -专利权人： 印芬龙科技股份有限公司
申请日： 2006-02-16 - 公布日： 2006-08-23 - 主分类号： H03K19/0185 文献下载
摘要：本发明涉及一种用于接收并转发数据信号的接收器电路，所述电路至少具有一个第一输入端和一个第二输入端，它们可以用来将外部数字数据信号和参考信号注入所述接收器电路中；具有多级输入放大器电路，所述输入放大器电路包含第一放大器级以及连接在其下游的第二放大器级，并且在输出端提供放大形式的数据信号；并且具有用于主动设置所述输入放大器电路的工作点的器件，该器件在所述输入放大器电路的电路拓扑的基础上，生成用于驱动所述输入放大器电路的偏置电势，该电势可以用来以如下方式设置所述第一放大器级的工作点：其输出信号处于所述第二放大器级的指定工作点。
接收器电路

[发明专利]用于动态触发器的具有信号电平移位功能的主锁存电路-CN200480018787.9有效
发明人：约尔格·贝特霍尔德;格奥尔格·格奥尔格阿肯斯;斯蒂芬·亨茨勒;多丽丝·施米特－兰西德尔 -专利权人： 印芬龙科技股份有限公司
申请日： 2004-09-03 - 公布日： 2006-08-09 - 主分类号： H03K3/037 文献下载
摘要：提供一种具有用于动态触发器(1)的信号电平移位功能的主锁存电路(10)，其由时钟脉冲信号(Clk)计时，其中主锁存电路(10)包括信号延迟电路(13)，其延迟并倒相时钟脉冲信号(Clk)，从而导致特定时间延迟(AT)；以及电路节点(14)，其中，在充电阶段，时钟脉冲信号(Clk)是逻辑低电平，电路节点被充电到工作电压(VB)，以及在估算阶段，如果时钟脉冲信号(Clk)和被延迟倒相的时钟脉冲信号(ClkDELAY)都是逻辑高电平时，电路节点可以根据特定的数据信号(D)放电，其中数据信号仅仅控制单个类型(仅仅是N沟道晶体管或者仅仅是P沟道晶体管)的晶体管。主锁存电路仅具有一个电源电压。
用于动态触发器具有信号电平移位功能主锁存电路

[发明专利]NROM半导体存储器件和制造方法-CN200480014879.X无效
发明人：弗兰兹·霍夫曼;额尔哈德·兰德拉夫;麦克尔·斯贝柯特 -专利权人： 印芬龙科技股份有限公司
申请日： 2004-05-05 - 公布日： 2006-07-05 - 主分类号： H01L21/8246 文献下载
摘要：制造NROM半导体存储器件的方法和相应的器件。包括步骤：在半导体衬底的沟槽内沿第一方向的行并沿第二方向缝隙设置多个间隔的u形MOSFET(T1、T2、T3；T1’、T2’、T3’)，u形MOSFET包括多层机制，尤其是用于限制电荷的ONO介质；在位于与缝隙平行的行之间的中间间隔中的u形MOSFET之间设置源极/漏极区域；在相邻缝隙的u形MOSFET之间的源极/漏极中设置绝缘沟槽，直到半导体衬底的特定深度，所述绝缘沟槽将源极/漏极切割成各个位线；利用绝缘材料来填充绝缘沟槽；并且设置字线，用于连接u形MOSFET的各个行。
nrom 半导体存储器件制造方法

[发明专利]制造具有外部接触连接的半导体元件的方法-CN200510118766.0无效
发明人：哈里·黑德勒;托尓斯藤·迈耶 -专利权人： 印芬龙科技股份有限公司
申请日： 2005-10-31 - 公布日： 2006-06-07 - 主分类号： H01L21/60 文献下载
摘要：依据本发明的方法提供了载体1，在所述载体上在边界线100之间设置一个或多个半导体元件，半导体元件的半导体接触连接区域3位于载体1的第一表面200之上。然后在载体中引入具有倾斜侧壁108的圆锥形沟102，所述倾斜侧壁108沿着边界线100运转。在随后的方法步骤中形成将半导体接触连接区域3的至少一个连接至沟102的至少一个倾斜侧壁108的重新布线装置5。然后从与第一表面200相对的一侧变薄载体1。在这种情况中，变薄载体1，至少直至暴露沟底103。在变薄载体1之前立即施加的粘性载体6的去除之后，因此得到无导线的单片化半导体元件。
制造具有外部接触连接半导体元件方法

[发明专利]制造双极型半导体元件的方法和相应的双极型半导体元件-CN200480009511.4有效
发明人：约瑟夫·伯克;托马斯·迈斯特;赖因哈德·施滕格尔;希尔伯特·舍费尔 -专利权人： 印芬龙科技股份有限公司
申请日： 2004-04-08 - 公布日： 2006-05-10 - 主分类号： H01L29/732 文献下载
摘要：公开了一种双极型半导体元件的制造方法，以及双极型半导体元件。该方法包括：在半导体基片上配备第一导电型的第一半导体区域；在第一半导体区域上配备第一导电型的连接区域；在连接区域上配备第一绝缘区域；在第一绝缘区域和连接区域内形成窗口，以便至少部分地暴露第一半导体区域；在窗口中配备侧壁分隔片，以便绝缘端子区域；配备第二导电型的第二半导体区域，以便覆盖侧壁分隔片，以及环绕第一绝缘区域的一部分；移除环绕第一绝缘区域和侧壁分隔片，以便形成连接区域与第二半导体区域之间的间隙；以及当借助于第二绝缘区域密封所述间隙时，在所密封的间隙内部配备气体气氛或真空气氛。
制造双极型半导体元件方法相应

[发明专利]双极晶体管-CN200480009568.4有效
发明人：约瑟夫·伯克;托马斯·迈斯特;赖因哈德·施滕格尔;希尔伯特·舍费尔 -专利权人： 印芬龙科技股份有限公司
申请日： 2004-03-24 - 公布日： 2006-05-10 - 主分类号： H01L29/737 文献下载
摘要：本发明涉及一种双极晶体管，包括：第一导电类型(n)的集电极区(25、25a)；第一导电类型(n⁺)的子集电极区(10；10a、10b)，其在集电极区(25、25a)的第一侧处电连接到集电极区(25、25a)；第二导电类型(p)的基极区(30)，其设置在集电极区(25、25a)的第二侧处；第一导电类型(n⁺)的发射极区(50)，其设置在远离集电极区(25、25a)一侧的基极区(30)上面；以及掺碳半导体区(10；10a；24、24a)，其设置在横靠集电极区(25、25a)的第一侧。
双极晶体管

1
2
3
4
5
6
7
8
9
10
下一页»
尾页
共 140 条