“黄祥珉”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果14个，建议您升级VIP下载更多相关专利

[发明专利]用于半导体装置的竖直数字线-CN202180073064.2在审
发明人：李时雨;黄祥珉 -专利权人：美光科技公司
申请日： 2021-10-25 - 公布日： 2023-06-09 - 主分类号： H10B12/00 文献下载
摘要：提供用于竖直堆叠存储器单元阵列的系统、方法及设备，所述竖直堆叠存储器单元阵列具有：水平定向存取装置及存取线及竖直定向数字线，其具有通过沟道区分离的第一源极/漏极区及第二源极漏极区，及与所述沟道区相对的栅极，所述栅极完全围绕所述沟道区的每一表面形成为栅极全包围(GAA)结构；水平定向存取线，其耦合到所述栅极并且通过栅极电介质与沟道区分离。所述存储器单元具有耦合到所述第二源极/漏极区的水平定向存储节点及耦合到所述第一源极/漏极区的竖直定向数字线。竖直主体触点形成为与所述水平定向存取装置中的一或多个的主体区直接电接触，并且通过电介质与所述第一源极/漏极区及所述竖直定向数字线分离。
用于半导体装置竖直数字

[发明专利]用于半导体装置的垂直数字线-CN202180069791.1在审
发明人：李时雨;黄祥珉 -专利权人：美光科技公司
申请日： 2021-10-25 - 公布日： 2023-05-30 - 主分类号： H10B12/00 文献下载
摘要：本发明提供用于垂直堆叠存储器单元阵列的系统、方法及设备，所述阵列具有水平定向存取装置及存取线及垂直定向数字线，具有由沟道区分离的第一源极/漏极区及第二源极漏极区及与所述沟道区相对的栅极，水平定向存取线耦合到所述栅极且通过栅极电介质与沟道区分离。所述存储器单元具有耦合到所述水平定向存取装置的所述第二源极/漏极区的水平定向存储节点。所述垂直定向数字线与所述水平定向存取装置的所述第一源极/漏极区直接电接触形成。垂直定向主体接触线经集成以形成所述水平定向存取装置的主体区的主体触点且通过电介质与所述第一源极/漏极区及所述垂直定向数字线分离。
用于半导体装置垂直数字

[发明专利]存储器子字驱动器布局-CN202180052892.8在审
发明人：白子剛史;横道政宏;李奎锡;黄祥珉 -专利权人：美光科技公司
申请日： 2021-08-26 - 公布日： 2023-05-12 - 主分类号： G11C11/408 文献下载
摘要：在一些实例中，存储器装置的子字驱动器块包含第一类型的多个作用区及邻近所述第一类型的所述多个作用区的第二类型的多个作用区。所述子字驱动器块进一步包含：多个第一栅极电极，其与所述第一类型的所述多个作用区重叠以形成多个第一晶体管；及多个第二栅极电极，其与所述第一类型的所述多个作用区重叠以形成多个第二晶体管。由第一子字驱动器及第二子字驱动器共享所述第二晶体管中的每一者。所述第二晶体管中的每一者可包含分别耦合到分别通过所述第一子字驱动器及所述第二子字驱动器驱动的第一及第二字线的漏极及源极。
存储器驱动器布局

[发明专利]用于半导体装置的多方向导线和阶梯式接触件-CN202180052003.8在审
发明人：李时雨;金炳鈗;李奎锡;黄祥珉;M·扎列斯基 -专利权人：美光科技公司
申请日： 2021-07-21 - 公布日： 2023-05-09 - 主分类号： H10B12/00 文献下载
摘要：包含用于半导体装置的多方向导线和阶梯式接触件的系统、方法和设备。一种存储器装置包含竖直堆叠的存储器单元阵列，所述阵列包含：水平定向导线的竖直堆叠，每一导线包括：在第一水平方向上延伸的第一部分；以及在第二水平方向上延伸的第二部分，所述第二水平方向与第一水平方向成一角度。
用于半导体装置多方导线阶梯接触

[发明专利]用于外围区域的掩埋连接线-CN202211323863.3在审
发明人：李奎锡;黄祥珉;金炳鈗 -专利权人：美光科技公司
申请日： 2022-10-27 - 公布日： 2023-05-02 - 主分类号： H10B12/00 文献下载
摘要：本公开涉及用于外围区域的掩埋连接线。一种设备包含衬底及安置于所述衬底上的存储器单元阵列。所述设备还包含安置于所述衬底上邻近所述存储器单元阵列的外围区中的逻辑单元。所述设备进一步包含安置于所述衬底中所述外围区中的沟槽隔离区。所述沟槽隔离区分离所述逻辑单元的第一有源区域与所述逻辑单元的第二有源区域或分离所述逻辑单元与邻近逻辑单元。所述逻辑单元包含掩埋于所述沟槽隔离区内的连接线。所述连接线可在形成掩埋字线的同一制造工艺期间作为所述对应掩埋字线的延伸部形成于所述存储器单元阵列区中。通过使所述掩埋字线延伸到所述外围区中，可无需额外处理而形成所述掩埋连接线。
用于外围区域掩埋连接线

[发明专利]集成组合件和半导体存储器装置-CN202111409861.1在审
发明人： Y·M·杨;M·K·阿赫塔尔;李厚容;黄祥珉;郭松 -专利权人：美光科技公司
申请日： 2021-11-25 - 公布日： 2022-09-20 - 主分类号： H01L27/092 文献下载
摘要：本申请是针对集成组合件和半导体存储器装置。一些实施例包括具有CMOS区的集成组合件，所述CMOS区具有沿着第一方向延伸的鳍片且具有跨所述鳍片延伸的选通结构。电路布置与所述CMOS区相关联且包括由具有缺失选通结构的中介区间隔开的一对所述选通结构。所述电路布置具有沿着所述第一方向的第一尺寸。第二区接近于所述CMOS区。导电结构与所述第二区相关联。所述导电结构中的一些与所述电路布置电耦合。第二尺寸为沿着所述第一方向跨所述导电结构中的所述一些的距离。所述导电结构和所述电路布置对准以使得所述第二尺寸与所述第一尺寸大体上相同。一些实施例包括形成集成组合件的方法。
集成组合半导体存储器装置

[发明专利]用于半导体装置的竖直接触件-CN202210193817.X在审
发明人：金炳鈗;李奎锡;黄祥珉 -专利权人：美光科技公司
申请日： 2022-03-01 - 公布日： 2022-09-02 - 主分类号： H01L23/538 文献下载
摘要：本文中的实施例涉及用于半导体装置的竖直接触件。举例来说，具有竖直接触件的存储器装置可以包括：衬底，其包含电路系统组件；层的竖直堆叠，其从安置在所述衬底上的层的群组的重复迭代中形成，所述层的群组包括：第一介电材料层；半导体材料层；以及第二介电材料层，其包含沿着水平面在所述第二介电材料层中形成的水平导线；以及竖直接触件，其耦合到所述水平导线，所述竖直接触件沿着竖直平面在所述层的竖直堆叠内延伸以将水平导线直接电耦合到电路系统组件。
用于半导体装置竖直接触

[发明专利]用于存储器阵列内的绞合导电线的接触件-CN202111498715.0在审
发明人：金炳鈗;黄祥珉;李奎锡 -专利权人：美光科技公司
申请日： 2021-12-09 - 公布日： 2022-08-02 - 主分类号： H01L21/8242 文献下载
摘要：本申请涉及用于存储器阵列内的绞合导电线的接触件。本文中描述用于形成绞合导电线的装置、系统和方法。一种方法包括：形成第一数目个竖直导电线接触件的第一行和第二行，每一行中的所述竖直接触件在第一水平方向上排列，且所述第一行在第二水平方向上与所述第二行间隔开；形成具有弯曲部分的数个导电线，每一导电线与所述第一数目个竖直导电线接触件的所述第一行和所述第二行的交替导电线接触件接触；以及形成具有一或多个弯曲部分的第二数目个导电线，每一导电线与所述第一数目个竖直导电线接触件的所述第一行和所述第二行的所述导电线接触件中的未由所述第一数目个导电线接触的其余导电线接触件接触。
用于存储器阵列导电接触

[发明专利]集成组合件和半导体存储器装置-CN202111457535.8在审
发明人： 黄祥珉;李奎锡;C·G·维杜威特 -专利权人：美光科技公司
申请日： 2021-12-02 - 公布日： 2022-07-19 - 主分类号： G11C8/08 文献下载
摘要：本申请涉及集成组合件和半导体存储器装置。一些实施例包含具有CMOS区的集成组合件。鳍片横跨所述CMOS区延伸且位于第一间距上。电路布置与所述CMOS区相关联且包含所述鳍片中的一或多个的片段。所述电路布置沿着第一方向具有第一尺寸。第二区接近所述CMOS区。导电结构与所述第二区相关联。所述导电结构沿着与所述第一方向不同的第二方向延伸。所述导电结构中的一些与所述电路布置电耦合。所述导电结构位于与所述第一间距不同的第二间距上。第二尺寸为沿着所述第一方向横跨所述导电结构中的所述一些的距离，且第二尺寸与所述第一尺寸大体上相同。
集成组合半导体存储器装置

[发明专利]形成微电子装置的方法以及相关微电子装置、存储器装置和电子系统-CN202010625641.1在审
发明人：李时雨;李奎锡;黄祥珉 -专利权人：美光科技公司
申请日： 2020-07-02 - 公布日： 2021-02-23 - 主分类号： H01L27/108 文献下载
摘要：本专利申请涉及形成微电子装置的方法，并且涉及相关微电子装置、存储器装置和电子系统。一种形成微电子装置的方法包括在晶体管之上形成具有矩形环水平横截面形状的间隔物结构，所述间隔物结构的一部分与所述晶体管的漏极区水平重叠。在所述间隔物结构和所述晶体管之上形成掩蔽结构，所述掩蔽结构表现出其中的开口，所述开口与所述晶体管的所述漏极区和所述间隔物结构的所述部分水平重叠。使用所述掩蔽结构和所述间隔物结构的所述部分作为蚀刻掩模来去除隔离结构的覆盖所述晶体管的所述漏极区的一部分，以形成沟槽，所述沟槽竖直延伸穿过所述隔离结构到达所述晶体管的所述漏极区。在所述隔离结构中的所述沟槽内形成漏极接触结构。
形成微电子装置方法以及相关存储器电子系统

[发明专利]具有通过感测放大器彼此进行比较的存储器串的设备-CN201880089643.4在审
发明人： T·H·金;黄祥珉;李时雨 -专利权人：美光科技公司
申请日： 2018-09-04 - 公布日： 2020-09-29 - 主分类号： G11C7/06 文献下载
摘要：一些实施例包含一种设备，其具有水平延伸且与感测放大器耦合的第一及第二比较位线。第一存储器单元结构与所述第一比较位线耦合。所述第一存储器单元结构中的每一者具有与第一电容器相关联的第一晶体管。第二存储器单元结构与所述第二比较位线耦合。所述第二存储器单元结构中的每一者具有与第二电容器相关联的第二晶体管。所述第一电容器中的每一者具有容器形第一节点且从相关联第一姐妹电容器垂直偏移，所述相关联第一姐妹电容器是其相关联第一电容器沿着水平平面的镜像。所述第二电容器中的每一者具有容器形第一节点且从相关联第二姐妹电容器垂直偏移，所述相关联第二姐妹电容器是其相关联第二电容器沿着所述水平平面的镜像。
具有通过放大器彼此进行比较存储器设备

[发明专利]多层叠堆自旋转移力矩磁阻式随机存取存储器及其制造方法-CN200810177549.2无效
发明人： 黄祥珉 -专利权人：海力士半导体有限公司
申请日： 2008-11-21 - 公布日： 2010-01-27 - 主分类号： H01L27/22 文献下载
摘要：本发明公开一种多层叠堆自旋转移力矩磁阻式随机存取存储(STT-MRAM)器及其制造方法，所述存储器包括磁性隧道结(MTJ)，相邻的磁性隧道结(MTJ)分别形成在不同层中，从而防止在MTJ之间产生干扰并且保证热稳定性。
多层自旋转移力矩磁阻随机存取存储器及其制造方法

[发明专利]半导体器件及其制造方法-CN200810177548.8无效
发明人：郑星雄;黄祥珉;金贤贞 -专利权人：海力士半导体有限公司
申请日： 2008-11-21 - 公布日： 2009-11-04 - 主分类号： H01L23/522 文献下载
摘要：本发明公开一种半导体器件及其制造方法。该制造方法包括在纵向晶体管上附加地形成金属字线以获得多层结构，从而通过防止将纵向晶体管的环绕栅极连接起来的镶嵌字线的电阻增加，来防止半导体器件的操作速度降低。因此，可以提高半导体器件的良品率和可靠性。
半导体器件及其制造方法

[发明专利]半导体器件及其制造方法-CN200810130770.2无效
发明人： 黄祥珉 -专利权人：海力士半导体有限公司
申请日： 2008-07-17 - 公布日： 2009-09-16 - 主分类号： H01L29/92 文献下载
摘要：本发明公开一种半导体器件及其制造方法。半导体器件可包括位于绝缘体上硅(SOI)基板上的电容器及晶体管。制造所述半导体器件的方法可包括形成这样的结构。绝缘体上硅结构包括第一硅层及第二硅层以及埋于所述第一硅层与所述第二硅层之间的绝缘层，形成于所述绝缘体上硅结构上的半导体器件可包括电容器，所述电容器包括形成于所述第一硅层的掺杂区中的一个电极、以及形成于所述第二硅层的阱区中的另一电极。
半导体器件及其制造方法

1
共 14 条