专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果19个,建议您升级VIP下载更多相关专利
  • [发明专利]半导体结构-CN202310956786.3在审
  • 黄信斌 - 长鑫科技集团股份有限公司
  • 2023-07-28 - 2023-09-19 - H10B12/00
  • 本公开实施例涉及半导体领域,提供一种半导体结构,包括:位于基底上的多个有源组,每一有源组包括沿基底厚度方向延伸的两个有源柱,以及连接两个有源柱底部的互联部,多个有源柱沿第一方向和第二方向排列;沿第一方向延伸的多条位线,位线穿过多个有源组的两个有源柱之间,且位于互联部上方;多个位线接触结构,每一位线接触结构位于位线和相应的互联部之间,且与互联部以及位线均电接触;沿第三方向延伸的字线,第三方向与第一方向不同,字线位于位线远离互联部的一侧,字线与多个有源柱的至少部分侧壁正对。本公开实施例提供的半导体结构至少有利于提高半导体结构的效率。
  • 半导体结构
  • [发明专利]保护环结构、半导体结构及其制造方法-CN202110270706.X有效
  • 闫华;黄信斌 - 长鑫存储技术有限公司
  • 2021-03-12 - 2023-06-27 - H01L23/00
  • 本发明涉及一种保护环结构,包括:底层金属层;保护结构,位于所述底层金属层上,所述保护结构包括由下至上依次叠置的插入部、互连部及金属层,所述插入部插入至所述互连部下方最临近的金属层内。上述保护环结构,将插入部插入至互连部下方最临近的金属层,取代传统技术方案中底层金属层与保护结构之间的一体化连接方式,在确保保护环结构的密封性能不受影响的同时,还可以缓冲外部应力,在一定程度上降低了保护环结构开裂的可能性,提高了保护环结构抵抗外部应力的能力。
  • 保护环结构半导体及其制造方法
  • [发明专利]半导体结构的制作方法及半导体结构-CN202110323591.6有效
  • 王蒙蒙;黄信斌;张强 - 长鑫存储技术有限公司
  • 2021-03-26 - 2022-11-25 - H01L21/78
  • 本发明提出一种半导体结构的制作方法及半导体结构,半导体结构的制作方法包括:提供衬底,所述衬底中形成有底部保护墙;在所述衬底上形成掩膜层;在所述掩膜层上形成凹槽,所述凹槽的侧壁与所述底部保护墙的侧壁具有一不为零的夹角,且所述凹槽的底部延伸至所述衬底的内部;在所述凹槽中形成顶部保护墙,所述顶部保护墙与所述底部保护墙直接接触。本发明提出的半导体结构和制作方法,通过形成侧壁倾斜的顶部保护墙,可以减弱芯片切割时裂缝或应力在顶部保护墙上的破坏能力,提高顶部保护墙的保护效果。
  • 半导体结构制作方法
  • [发明专利]半导体结构及制备方法-CN202110469145.6在审
  • 李宗翰;黄信斌 - 长鑫存储技术有限公司
  • 2021-04-28 - 2022-10-28 - H01L21/768
  • 本发明公开了一种半导体结构及制备方法,半导体结构的制备方法包括:形成叠层结构,所述叠层结构包括由下至上依次交替层叠的第一电介质层及第二电介质层;形成接触孔,所述接触孔至少沿厚度方向贯穿所述叠层结构;所述接触孔位于所述第二电介质层内部分的宽度大于所述接触孔位于相邻的所述第一电介质层内部分的宽度;于所述接触孔内形成接触结构,所述接触结构填满所述接触孔。相互间隔层叠的第一电介质层和第二电介质层形成三明治夹心结构,并设置接触孔位于第二电介质层内部分的宽度大于接触孔位于相邻的第一电介质层内部分的宽度,相较于传统技术获得的通孔内金属填充结构,本申请中的接触结构具有更强的粘合力,提高晶圆可靠性和寿命。
  • 半导体结构制备方法
  • [发明专利]图形单元结构及图形阵列结构-CN202110469578.1在审
  • 李宗翰;黄信斌 - 长鑫存储技术有限公司
  • 2021-04-28 - 2022-10-28 - H01L23/528
  • 本发明公开了一种图形单元结构及图形阵列结构,图形单元结构包括:第一图形包括相互垂直的第一部分和第二部分,第一图形的第一部分的末端与第一图形的第二部分的首端相连接;第一互连结构于第一图形的正投影位于第一图形的第二部分内;第二图形包括相互垂直的第一部分和第二部分,第二图形的第一部分的末端与第二图形的第二部分的首端相连接;第二互连结构于第二图形的第二部分上的正投影位于第二图形的第二部分内;第三图形位于第一图形与第二图形之间,更小的间距在后续完成晶圆制备后进行可靠性测试时,避免出现引发互连结构脱落及互连结构脱落后顶起上层金属膜层的空洞,提高晶圆的可靠性和寿命。
  • 图形单元结构阵列
  • [发明专利]存储器件、半导体结构及其形成方法-CN202110003956.7在审
  • 和娟娟;黄信斌 - 长鑫存储技术有限公司
  • 2021-01-04 - 2022-07-08 - H01L27/108
  • 本公开提供一种存储器件、半导体结构及其形成方法,涉及半导体技术领域。该形成方法包括:提供衬底,衬底包括阵列区和位于阵列区外围的金属互连区;在金属互连区形成金属互连结构,金属互连结构包括多个叠层设置的金属布线层和连接于各金属布线层之间的多个连接柱,每层金属布线层均包括间隔分布的多个金属条,且相邻两层金属布线层的金属条错位分布,位于同一层的相邻两个金属条分别通过连接柱与其正下方的同一金属条连接。本公开的形成方法可提高产品良率,延长器件使用寿命。
  • 存储器件半导体结构及其形成方法
  • [发明专利]半导体结构的制作方法及半导体结构-CN202110323584.6有效
  • 王蒙蒙;黄信斌;张强 - 长鑫存储技术有限公司
  • 2021-03-26 - 2022-05-20 - H01L23/552
  • 本发明提出一种半导体结构的制作方法及半导体结构,半导体结构的制作方法包括:提供衬底,所述衬底中形成有第一保护结构;在所述衬底上形成第一介质层;在所述第一介质层和所述衬底中形成第二保护结构;其中,所述第二保护结构与所述第一保护结构在垂直所述衬底表面方向上的投影至少部分重叠,所述第二保护结构与所述第一保护结构在沿所述衬底表面方向上的投影存在间距。本发明提出的半导体结构和制作方法,通过分段的保护结构,可以降低芯片运行时在保护结构中产生的电磁感应进而减弱对芯片正常运行的干扰,提高芯片性能。
  • 半导体结构制作方法
  • [发明专利]集成电路装置及其形成方法-CN202011221558.4在审
  • 王蒙蒙;黄信斌 - 长鑫存储技术有限公司
  • 2020-11-05 - 2022-05-06 - H01L21/768
  • 本发明涉及一种集成电路装置及其形成方法。所述集成电路装置的形成方法包括如下步骤:提供包括第一区域和第二区域的衬底,所述衬底内部具有第一插塞和第二插塞;形成覆盖所述衬底的第一覆盖层;于所述第一区域形成暴露所述第一插塞的第一开口;于所述第一开口内形成第一导电层;形成覆盖所述第一导电层和所述衬底的隔离层;于所述第一区域形成暴露所述第一导电层的接触孔和与所述接触孔连通的沟槽、并于所述第二区域形成暴露所述第二插塞的第二开口;于所述接触孔内形成导电连接层、于所述沟槽内形成第二导电层、并于所述第二开口内形成熔丝。本发明简化了熔丝的结构,使得仅需要较低的能量就可以熔断熔丝,而且简化了制造流程。
  • 集成电路装置及其形成方法
  • [发明专利]熔丝结构及形成方法-CN202011086700.9在审
  • 王蒙蒙;黄信斌 - 长鑫存储技术有限公司
  • 2020-10-12 - 2022-04-12 - H01L23/525
  • 本发明实施例提供一种熔丝结构及形成方法,其中,熔丝结构包括:第一电介质层,以及贯穿所述第一电介质层的至少两个分立的第一导电插塞;第二导电插塞,所述第二导电插塞电连接至少两个所述第一导电插塞;顶层金属层,所述顶层金属层电连接所述第二导电插塞,且位于所述第二导电插塞远离所述第一导电插塞的一侧;第二电介质层,所述第二电介质层位于所述第一电介质层顶部,且所述第二导电插塞以及所述顶层金属层位于所述第二电介质层内。本发明实施例简化了熔丝结构,提升了熔丝结构的产出效率。
  • 结构形成方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top