“韩宗廷”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果38个，建议您升级VIP下载更多相关专利

[发明专利]存储器元件-CN202111243889.2在审
发明人：杨智凯;韩宗廷 -专利权人：旺宏电子股份有限公司
申请日： 2021-10-25 - 公布日： 2023-04-25 - 主分类号： H10B41/35 文献下载
摘要：本公开提供了一种存储器元件包括：基底、位于所述基底上的内连线结构、位于所述内连线结构上的导体层、位于所述导体层上停止层、位于所述停止层上的栅极叠层结构。所述栅极叠层结构包括相互交替的多个绝缘层以及多个栅极导体层。所述栅极叠层结构的最底层的绝缘层的厚度与所述停止层的厚度的比为1∶1～1∶2。所述存储器元件还包括延伸穿过所述栅极叠层结构与所述停止层并且与所述导体层连接的通道柱以及位于所述通道柱的外侧壁与所述多个栅极导体层之间的电荷储存结构。
存储器元件

[发明专利]存储器元件及其制造方法-CN202011585514.X在审
发明人：郑宸语;韩宗廷 -专利权人：旺宏电子股份有限公司
申请日： 2020-12-28 - 公布日： 2022-07-08 - 主分类号： H01L23/538 文献下载
摘要：一种存储器元件及其制造方法，其中，存储器元件包括：基底，包括多个区块，每一区块包括阶梯区、存储阵列区与字线切割区；叠层结构，位于所述存储阵列区中的所述基底上，其中所述叠层结构包括彼此交互堆叠的多个第一绝缘层与多个导体层；第一阶梯结构，位于所述阶梯区中的所述基底上，其中所述第一阶梯结构包括彼此交互堆叠的多个第一绝缘层与多个导体层；以及第二阶梯结构的第一部分，位于所述字线切割区中的所述基底上，其中所述第二阶梯结构的所述第一部分包括彼此交互堆叠的多个第一绝缘层与多个导体层，且相邻的两个区块的两个第二阶梯结构的两个第一部分彼此分隔。
存储器元件及其制造方法

[发明专利]存储元件及其制造方法-CN202011432949.0在审
发明人：王景弘;李士勤;郑宸语;韩宗廷 -专利权人：旺宏电子股份有限公司
申请日： 2020-12-10 - 公布日： 2022-06-07 - 主分类号： H01L27/11521 文献下载
摘要：本发明公开了一种存储元件及其制造方法，其中，该存储元件包括：衬底、叠层结构、多个接垫以及保护层。衬底具有阵列区与阶梯区。叠层结构配置在衬底上。叠层结构包括交替叠层的多个介电层与多个导体层。接垫配置在阶梯区的衬底上。接垫分别连接导体层，以形成阶梯结构。保护层配置在叠层结构上，以与最顶导体层接触。保护层的靠近最顶接垫处的顶面具有弧形轮廓。
存储元件及其制造方法

[发明专利]三维存储器元件及其制造方法-CN202011432921.7在审
发明人：杨智凯;韩宗廷 -专利权人：旺宏电子股份有限公司
申请日： 2020-12-10 - 公布日： 2022-05-27 - 主分类号： H01L27/11521 文献下载
摘要：本发明公开了一种三维存储器元件及三维存储器元件的制造方法。此方法包含提供前驱结构，此前驱结构包含衬底、多层叠层、多个垂直通道柱及阻隔结构。第一狭缝及第二狭缝沿着第一方向形成于多层叠层及衬底中，其中第一狭缝及第二狭缝之间具有间距，且第二狭缝切割阻隔结构。以导电层取代第二绝缘层的一部分。第一狭缝结构及第二狭缝结构形成在第一狭缝及第二狭缝中，其中第一狭缝结构及第二狭缝结构在第二方向上分隔垂直通道柱，且第二方向不同于第一方向。
三维存储器元件及其制造方法

[发明专利]存储器元件-CN202011184317.7在审
发明人：李建颖;李智雄;韩宗廷 -专利权人：旺宏电子股份有限公司
申请日： 2020-10-29 - 公布日： 2022-04-22 - 主分类号： H01L27/11524 文献下载
摘要：本发明公开了一种存储器元件，包括：衬底、位于所述衬底上的叠层结构、接触窗以及支撑柱。所述叠层结构包括彼此交互叠层的多个导体层与多个绝缘层。接触窗与所述叠层结构的所述多个导体层之一连接。支撑柱贯穿所述叠层结构，设置在所述接触窗的周围。所述支撑柱包括主体部以及多个延伸部。所述主体部设置在所述接触窗的第一边周围。所述多个延伸部位于主体部两侧。每一延伸部的长度大于所述接触窗的宽度，所述多个延伸部之一设置于所述接触窗的所述第二边周围。
存储器元件

[发明专利]存储元件-CN202010380478.7在审
发明人：杨智凯;韩宗廷 -专利权人：旺宏电子股份有限公司
申请日： 2020-05-08 - 公布日： 2021-10-22 - 主分类号： H01L27/11521 文献下载
摘要：本发明公开了一种存储元件，包括：衬底、叠层结构、第一组垂直通道结构、第二组垂直通道结构以及第一狭缝。叠层结构配置在衬底上。第一组垂直通道结构与第二组垂直通道结构沿着Y方向排列，且贯穿叠层结构以与衬底接触。第一狭缝配置在第一组垂直通道结构与第二组垂直通道结构之间，且贯穿叠层结构以暴露出衬底。第一狭缝包括多个第一子狭缝，其沿着X方向离散配置。
存储元件

[发明专利]具有具不同特征尺寸的图案的半导体装置及其制造方法-CN201810254914.9有效
发明人：李智雄;韩宗廷 -专利权人：旺宏电子股份有限公司
申请日： 2018-03-26 - 公布日： 2021-03-05 - 主分类号： H01L21/3213 文献下载
摘要：本发明提供制造具有具不同特征尺寸的图案的半导体装置的方法。实例方法包含：刻蚀图案化掩模下面的第一膜层以在第二膜层上形成第一及第二特征；在第二膜层上形成邻近于第一及第二特征的侧壁的各个第一及第二间隔物；移除第一及第二特征以暴露第二膜层的各个第一及第二部分，第二部分相较于第一部分具有较大CD；控制刻蚀工艺，使得第一部分被刻蚀贯穿且第二部分受到刻蚀工艺期间所形成的保护膜保护而免受刻蚀；以及图案化由第一间隔物、第二间隔物以及第二部分遮蔽的薄膜以在薄膜的各个第一及第二区中形成较小特征以及较大特征。
具有不同特征尺寸图案半导体装置及其制造方法

[发明专利]半导体元件的制作方法-CN201711323969.2有效
发明人：简昌文;吴祥禄;洪钰珉;韩宗廷 -专利权人：旺宏电子股份有限公司
申请日： 2017-12-12 - 公布日： 2021-02-12 - 主分类号： H01L21/8242 文献下载
摘要：本发明公开了一种半导体元件的制作方法，包括以下步骤：提供基底，其中基底具有存储器区与电容区；于存储器区的基底上形成多条字线结构；于电容区的基底上形成电容结构；字线结构与电容结构各自包括位于基底上的第一介电层、位于第一介电层上的第一导体层、位于第一导体层上的第二介电层以及位于第二介电层上的第二导体层；移除字线结构的邻近存储器区的边缘的第二导体层，且同时移除电容结构的部分第二导体层，以于电容结构的第二导体层中形成暴露部分第二介电层的沟槽。
半导体元件制作方法

[发明专利]三维存储器元件及其制造方法-CN201910681558.3在审
发明人：杨智凯;韩宗廷 -专利权人：旺宏电子股份有限公司
申请日： 2019-07-26 - 公布日： 2021-01-19 - 主分类号： H01L27/1157 文献下载
摘要：一种三维存储器元件及其制造方法，三维存储器元件包括基底、第一叠层结构、第二叠层结构以及刻蚀终止层。基底具有存储单元区以及周边区。第一叠层结构配置于存储单元区以及周边区上，且在存储单元区具有穿过第一叠层结构的至少一第一垂直通道柱。第二叠层结构位于第一叠层结构上、配置于存储单元区以及周边区上，且在存储单元区具有穿过第二叠层结构的至少一第二垂直通道柱。第二垂直通道柱电性连接至第一垂直通道柱。刻蚀终止层位于第一叠层结构与第二叠层结构之间、配置于存储单元区上并延伸至周边区上，且环绕第二垂直通道柱的下部。
三维存储器元件及其制造方法

[发明专利]半导体装置与制造半导体存储器装置的方法-CN201710082431.0有效
发明人：杨智凯;王景弘;郑宸语;李士勤;韩宗廷 -专利权人：旺宏电子股份有限公司
申请日： 2017-02-16 - 公布日： 2020-08-04 - 主分类号： H01L27/11517 文献下载
摘要：本发明涉及一种半导体装置，其包含半导体基板，沿第一维度及沿正交于所述第一维度的第二维度在所述半导体基板上配置的多个存储单元，其中所述多个存储单元中的每一存储单元包含在所述半导体基板中的通道区域、在所述通道区域上的隧穿介电层，以及在所述隧穿介电层上的第一电极层。沿所述第一维度，所述多个存储单元中的每一存储单元的所述通道区域借由对应的第一气隙与所述多个存储单元中的邻近存储单元的所述通道区域分隔，每一第一气隙自所述半导体基板的上表面下方延伸直至电极间介电层。
半导体装置制造存储器方法

[发明专利]半导体元件及其制造方法与存储器的制造方法-CN201611054276.3有效
发明人：李智雄;李建颖;韩宗廷 -专利权人：旺宏电子股份有限公司
申请日： 2016-11-25 - 公布日： 2020-07-28 - 主分类号： H01L27/11517 文献下载
摘要：本发明公开了一种半导体元件及其制造方法与存储器的制造方法。半导体元件的制造方法包括：于基底及其上的材料层中形成第一与第二沟道，第一沟道的宽度小于第二沟道；形成覆盖材料层并填满第一与第二沟道的流动性隔离材料；移除第二沟道中的部分流动性隔离材料，使第二沟道侧壁上的流动性隔离材料的厚度介于至之间；于流动性隔离材料上形成非流动性隔离材料。
半导体元件及其制造方法存储器

[发明专利]半导体装置及其制造方法-CN201510393301.X有效
发明人：洪钰珉;韩宗廷;徐妙枝 -专利权人：旺宏电子股份有限公司
申请日： 2015-07-07 - 公布日： 2019-11-29 - 主分类号： H01L27/11509 文献下载
摘要：本发明公开了一种半导体装置及其制造方法。方法可包括以自对准四重图案化步骤图案化阵列和周边区、并提供以此结合的图案化步骤制作而成的半导体装置。
半导体装置及其制造方法

[发明专利]自对准多重图案化的半导体元件及其工艺-CN201610853163.3有效
发明人：洪钰珉;李建颖;韩宗廷 -专利权人：旺宏电子股份有限公司
申请日： 2016-09-27 - 公布日： 2019-11-26 - 主分类号： H01L27/11521 文献下载
摘要：一种自合并轮廓(self‑merging profile，SMP)方法以制造半导体元件以及使用SMP方法所制造的元件。在例示性实施例中，提供一种半导体元件。例示性半导体元件包括(a)多条导线、(b)多个导电接垫、(c)多个虚拟尾部以及(d)多个闭环。各导电接垫与导线中之一、虚拟尾部中之一以及闭环中之一连接。在例示性实施例中，所形成的虚拟尾部与闭环为用于制造导线与导电接垫的工艺残留物。
对准多重图案半导体元件及其工艺

[发明专利]制造半导体装置的方法与半导体存储器装置-CN201810147690.1在审
发明人：李建颖;李智雄;韩宗廷 -专利权人：旺宏电子股份有限公司
申请日： 2018-02-12 - 公布日： 2019-06-28 - 主分类号： H01L27/115 文献下载
摘要：本发明提供了一种制造半导体装置的方法与半导体存储器装置。其中，该方法涉及管理例如非易失性存储器装置的半导体装置的栅极耦合的方法。所述方法包含：在半导体基底上提供导电层，导电层包含下部导电层及上部导电层，下部导电层包含第一材料且上部导电层包含具有不同于第一材料的至少一个特性的第二材料，在导电层上形成保护图案，以及通过控制刻蚀工艺刻蚀穿过导电层以获得单独的分离的栅极，以使得第一材料在刻蚀工艺期间具有高于第二材料的刻蚀速率，栅极中的每一者包含上部栅极及下部栅极，下部栅极在刻蚀工艺之后具有小于上部栅极的宽度。
导电层半导体装置第一材料刻蚀工艺半导体存储器装置下部导电层第二材料刻蚀非易失性存储器装置半导体基底保护图案栅极耦合制造穿过管理

[发明专利]半导体装置及其制造方法-CN201510425400.1有效
发明人：洪钰珉;韩宗廷;徐妙枝 -专利权人：旺宏电子股份有限公司
申请日： 2015-07-20 - 公布日： 2019-03-01 - 主分类号： H01L21/308 文献下载
摘要：本发明公开了一种半导体装置及其制造方法。该半导体装置包括：一基板；一第一字线垫(word line pad)，形成于该基板上；以及一第二字线垫，形成于该基板上；其中一间距(space)位于该第一字线垫和该第二字线垫之间，该间距包括一第一间距宽度和一第二间距宽度，该第一间距宽度是以a表示，该第二间距宽度是以b表示，其中该第一间距宽度a小于该第二间距宽度b。该方法可包括以自对准二重图案化步骤图案化阵列和周边区、并提供以此结合的图案化步骤制作而成的半导体装置。
半导体装置及其制造方法

1
2
3
下一页»
尾页
共 38 条