“陈精纬”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果13个，建议您升级VIP下载更多相关专利

[发明专利]非易失存储结构及存储器件-CN202210957101.2在审
发明人： 陈精纬 -专利权人：中宇天智集成电路（上海）有限公司
申请日： 2022-08-10 - 公布日： 2022-11-04 - 主分类号： H01L27/11524 文献下载
摘要：本发明提供一种非易失存储结构及存储器件，包括：衬底、深N阱、P阱、第一～第五有源区、浮栅结构及金属布线层；浮栅结构与第一、第二有源区相交构成擦除选择管，第一、第二金属线从第一有源区引出擦除选择管的漏极和源极，第三金属线从第二有源区引出控制栅；浮栅结构与第三有源区相交构成电容；浮栅结构与第四、第五有源区相交构成编程选择管，第四、第五金属线从第五有源区引出编程选择管的漏极和源极，第六金属线从第四有源区引出控制栅；且编程选择管的漏极连接第三有源区。本发明采用水平设置的单层多晶硅结构，兼容标准逻辑制程工艺，制造成本低、结构简单；擦除和编程时的选择管分开设置，不互相干扰，提升编程擦除效率。
非易失存储结构器件

[发明专利]存储器的编程方法-CN202111160401.X在审
发明人：聂虹;陈精纬 -专利权人：中天弘宇集成电路有限责任公司
申请日： 2021-09-30 - 公布日： 2022-01-11 - 主分类号： G11C16/10 文献下载
摘要：本发明提供一种存储器的编程方法，包括：提供一具有浮栅的存储结构，将存储结构的源极接地；在漏极及衬底分别施加电压，形成电场，产生电子空穴对，形成一次电子，其中，施加于衬底的电压小于施加于漏极的电压；在预定时间内，空穴在电场作用下向下做加速度运动并撞击存储结构中的衬底，产生二次电子；在栅极及衬底分别施加电压，施加于衬底的电压小于施加于栅极的电压，使二次电子在垂直方向电场作用下形成三次电子注入浮栅中，完成编程操作。本发明通过编程电压操作方式的改进优化，形成三次电子激发进行编程，可以提高编程效率，降低功耗，编程读取电流大，对隧穿氧化层损伤小。
存储器编程方法

[发明专利]NAND闪存编程方法-CN202010955900.7有效
发明人：聂虹;陈精纬 -专利权人：中天弘宇集成电路有限责任公司
申请日： 2020-09-11 - 公布日： 2021-09-17 - 主分类号： G11C16/20 文献下载
摘要：本发明提供一种NAND闪存编程方法，包括：提供一NAND闪存阵列，将待编程的存储单元初始化；于待编程的存储单元的漏极上施加漏极电压，将待编程的存储单元的源极浮空；于待编程的存储单元的栅极上施加编程电压，保持第一时间段后将待编程的存储单元的各端电压泄放，完成编程；其中，待编程的存储单元的漏极及衬底的电压差不小于4V，第一时间段不大于100μs，编程电压不大于10V。本发明的NAND闪存编程方法初始化后，施加漏极电压并对源极做浮空处理，然后施加编程电压完成编程，编程时的栅极电压远小于现有的隧穿(F‑N)编程方式的栅极电压，且编程时间短，可有效提高存储单元的使用寿命及编程效率，同时降低功耗。
nand 闪存编程方法

[发明专利]3D NAND闪存编程方法-CN202011050195.2有效
发明人：聂虹;陈精纬 -专利权人：中天弘宇集成电路有限责任公司
申请日： 2020-09-29 - 公布日： 2021-09-03 - 主分类号： G11C16/10 文献下载
摘要：本发明提供一种3D NAND闪存编程方法，包括：S1)提供3D NAND闪存阵列，清除残余电荷；S2)选通上部子存储模块所在位线；S3)于待编程的存储单元的漏极上施加漏极电压，并将源极浮空；S4)于待编程的存储单元的栅极上施加编程电压，完成编程；S5)完成上部子存储模块的编程后，在上部子存储模块保持编程状态的情况下，选通下部子存储模块所在位线重复步骤S3)及步骤S4)以实现对下部子存储模块的编程。本发明的3D NAND闪存编程方法基于三次电子碰撞原理完成编程，编程时的栅极电压远小于现有的隧穿(F‑N)编程方式的栅极电压，且编程时间短，可有效降低功耗并避免相邻存储单元之间的干扰，提高编程效率。
nand 闪存编程方法

[发明专利]电荷捕获型快闪存储器的编程方法-CN202011131877.6有效
发明人：聂虹;陈精纬 -专利权人：中天弘宇集成电路有限责任公司
申请日： 2020-10-21 - 公布日： 2021-08-17 - 主分类号： G11C16/04 文献下载
摘要：本发明提供一种电荷捕获型快闪存储器的编程方法，包括：开启电荷捕获型存储器件的沟道，在源极与漏极之间形成横向电场，以产生从源极流向漏极的一次电子；经过预设时间，一次电子撞击漏极并产生空穴；在漏极及衬底上施加电压，空穴在电场的作用下向下做加速度运动并撞击衬底，产生二次电子；在栅极及衬底上施加电压，形成垂直电场，二次电子在垂直电场的作用下形成三次电子并注入电荷捕获型存储器件的绝缘存储介质层，完成编程操作。本发明在编程过程中，利用横向电场及垂直电场形成三次电子，可有效提高电荷捕获型存储器件的读写电流，减小功耗，提高器件可靠性；结合电荷捕获型存储器件的低成本优点，具有广阔的市场前景。
电荷捕获闪存编程方法

[发明专利]B4快闪存储器的编程方法-CN202011269500.7有效
发明人：聂虹;陈精纬 -专利权人：中天弘宇集成电路有限责任公司
申请日： 2020-11-13 - 公布日： 2021-07-23 - 主分类号： G11C16/04 文献下载
摘要：本发明提供一种B4快闪存储器的编程方法，包括：将P型沟道闪存器件的源极浮空；在P型沟道闪存器件的栅极、漏极及衬底分别施加电压，空穴注入衬底，电子聚集在漏极形成一次电子；在漏极和衬底分别施加电压，漏极和衬底之间形成电场，空穴在电场作用下向下做加速度运动并撞击P型沟道闪存器件中的衬底，产生二次电子；在P型沟道闪存器件的栅极及衬底分别施加电压，使二次电子在垂直方向电场作用下形成三次电子并与一次电子叠加注入浮栅中，完成编程操作。本发明通过编程电压操作方式的改进优化，形成三次电子激发及带间隧穿两种方式的累加进行编程，可以有效提高编程效率；同时能避免本体贯通效应，为闪存进一步微缩创造条件。
b4 闪存编程方法

[发明专利]快闪存储器的编程方法-CN202010954474.5有效
发明人：聂虹;陈精纬 -专利权人：中天弘宇集成电路有限责任公司
申请日： 2020-09-11 - 公布日： 2021-06-18 - 主分类号： G11C11/34 文献下载
摘要：本发明提供一种快闪存储器的编程方法，包括：提供一具有浮栅的闪存结构，将闪存结构的源极浮空；在漏极及衬底分别施加电压，形成电场，产生电子空穴对，形成一次电子，其中，施加于衬底的电压小于施加于漏极的电压；在预设时间内，空穴在电场作用下向下做加速度运动并撞击闪存结构中的衬底，产生二次电子；在栅极及衬底分别施加电压，施加于衬底的电压小于施加于栅极的电压，使二次电子在垂直方向电场作用下形成三次电子注入浮栅中，完成编程操作。本发明通过编程电压操作方式的改进优化，形成三次电子激发进行编程，可以提高编程效率，降低功耗，编程读取电流大，对隧穿氧化层损伤小；同时能避免本体贯通效应，为闪存进一步微缩创造条件。
闪存编程方法

[发明专利]一种验证介电氧化层可靠性的测试结构及方法-CN201711058459.7在审
发明人： 陈精纬;陈刚;王伟;苏香;王立中 -专利权人：中天鸿骏半导体（上海）有限公司
申请日： 2017-11-01 - 公布日： 2019-05-14 - 主分类号： H01L23/544 文献下载
摘要：本发明提供一种验证介电氧化层可靠性的测试结构及方法，所述测试结构至少包括，衬底，位于所述衬底的上表面的氧化层，浮栅层，介电氧化层，控制栅层，第一绝缘侧壁，第二绝缘侧壁，第一测试端及第二测试端。与现有技术中验证介电氧化层可靠性的测试结构相比较而言，本发明的测试结构只需经过有源区和多晶硅掩膜两道光刻工艺，直接于浮栅层及控制栅层上形成第一测试端及第二测试端，并基于第一测试端和第二测试端进行介电氧化层可靠性测试，获得其可靠性结果；从制作测试结构的工艺开始到完成电性测试需要六天时间，仅为现有技术的十分之一时间，大大加快项目研发进度并节省成本。
测试结构测试端介电氧化层绝缘侧壁控制栅层验证浮栅层衬底多晶硅掩膜可靠性测试电性测试上表面氧化层研发源区进度制作

[实用新型]一种验证介电氧化层可靠性的测试结构-CN201721441696.7有效
发明人： 陈精纬;陈刚;王伟;苏香;王立中 -专利权人：中天鸿骏半导体（上海）有限公司
申请日： 2017-11-01 - 公布日： 2018-06-29 - 主分类号： H01L23/544 文献下载
摘要：本实用新型提供一种验证介电氧化层可靠性的测试结构，所述测试结构至少包括，衬底，位于所述衬底的上表面的氧化层，浮栅层，介电氧化层，控制栅层，第一绝缘侧壁，第二绝缘侧壁，第一测试端及第二测试端。与现有技术中验证介电氧化层可靠性的测试结构相比较而言，本实用新型的测试结构只需经过有源区和多晶硅掩膜两道光刻工艺，直接于浮栅层及控制栅层上形成第一测试端及第二测试端，并基于第一测试端和第二测试端进行介电氧化层可靠性测试，获得其可靠性结果；从制作测试结构的工艺开始到完成电性测试需要六天时间，仅为现有技术的十分之一时间，大大加快项目研发进度并节省成本。
测试结构测试端介电氧化层本实用新型绝缘侧壁控制栅层验证浮栅层衬底多晶硅掩膜可靠性测试电性测试上表面氧化层研发源区进度制作

[发明专利]一种验证快闪存储器隧穿氧化层可靠性的方法-CN201610088127.2有效
发明人： 陈精纬;陈广龙 -专利权人：上海华力微电子有限公司
申请日： 2016-02-17 - 公布日： 2018-03-23 - 主分类号： H01L21/66 文献下载
摘要：本发明公开了一种验证快闪存储器隧穿氧化层可靠性的方法，包括在硅片中形成N阱，沉积隧穿氧化层并退火，沉积浮栅层及氮化硅层，通过光刻及干法刻蚀形成浅槽隔离沟槽并填充氧化层，通过湿法刻蚀去除部分氧化层形成浅槽隔离结构，采用热磷酸去除氮化硅层并沉积栅极层，通过光刻及干法刻蚀形成场效应管器件及形成侧墙和电极，对完成的测试器件进行隧穿氧化层可靠性测试，可以在短时间内快速验证隧穿氧化层的质量，得到实验反馈结果，并可在反馈结果上继续改进，从而大大缩短了工艺反馈时间及研发周期，有效加快了工艺开发速度。
一种验证闪存储器隧穿氧化可靠性方法

[发明专利]一种控制栅耦合系数的提升方法-CN201610704354.3在审
发明人：卢普生;陈精纬;姬峰;陈昊瑜 -专利权人：上海华力微电子有限公司
申请日： 2016-08-22 - 公布日： 2017-01-04 - 主分类号： H01L21/8247 文献下载
摘要：本发明提供了一种控制栅耦合系数的提升方法，包括：提供一具有深阱区的半导体衬底，并且在半导体衬底表面沉积有隧穿氧化层、第一浮栅层和掩膜层；然后，在掩膜层、第一浮栅层、隧穿氧化层、深阱区和部分半导体衬底中刻蚀出深沟槽；在深沟槽中填充氧化介质；去除掩膜层，得到被氧化介质围成的且顶部具有开口的掩膜层空位；在掩膜层空位中沉积第二浮栅层，使得第一浮栅层和第二浮栅层紧密接触，掩膜层空位中的第一浮栅层和第二浮栅层构成最终的浮栅结构；刻蚀深沟槽中填充的部分氧化介质，剩余的氧化介质的顶部不低于隧穿氧化层的顶部；在浮栅结构的表面和侧壁制备ONO结构。
一种控制耦合系数提升方法

[发明专利]一种提高B4-Flash器件耐久性的方法-CN201410106616.7有效
发明人： 陈精纬 -专利权人：上海华力微电子有限公司
申请日： 2014-03-20 - 公布日： 2014-08-06 - 主分类号： H01L21/8247 文献下载
摘要：本发明公开了一种提高B4-Flash器件耐久性的方法，通过提高浅沟槽结构的高度，还在源区离子注入时增加注入能量，增加源区结深，从而提高了器件的隔离效果，另外，在CCT刻蚀中，改变刻蚀阻挡层的薄膜结构，采用刻蚀选择比更高的氮化硅薄膜，从而减少了过刻蚀的量，从而有效地减少了器件的漏电现象，提高了B4-Flash器件耐久性。
一种提高 b4 flash 器件耐久性方法

[发明专利]P型沟道闪存器件及其制造方法-CN201410110060.9有效
发明人： 陈精纬;陈广龙;黄海辉 -专利权人：上海华力微电子有限公司
申请日： 2014-03-24 - 公布日： 2014-06-18 - 主分类号： H01L27/115 文献下载
摘要：一种P型沟道闪存器件之制造方法，包括：步骤S1：通过离子注入工艺形成N阱，并沉积遂穿氧化层、第一多晶硅浮栅结构和氮化硅层；步骤S2：通过干法刻蚀工艺形成浅沟槽隔离；步骤S3：通过高深宽比工艺对浅沟槽隔离进行二氧化硅介质层填充；步骤S4：通过湿法刻蚀部分去除二氧化硅介质层，并沉积ONO介电氧化层；步骤S5：淀积第二多晶硅控制栅结构；步骤S6：通过干法刻蚀工艺刻蚀形成控制栅极和浮栅；步骤S7：源极区和所述漏极区注入不同剂量P型掺杂。本发明在P型沟道存储器件的基础上采用自对准浅沟槽隔离工艺，不仅增加器件存储密度，而且通过采用较高的浮栅，增强器件的电压耦合效应，进而实现读取速度快、功耗低等功效。
沟道闪存器件及其制造方法

1
共 13 条