“邱进添”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果61个，建议您升级VIP下载更多相关专利

[发明专利]半导体裸芯及半导体封装体-CN201910575624.9在审
发明人：张亚舟;邱进添;马世能 -专利权人：西部数据技术公司
申请日： 2019-06-28 - 公布日： 2020-12-29 - 主分类号： H01L25/18 文献下载
摘要：公开了一种半导体裸芯。该半导体裸芯包括：基层；至少一个互补金属氧化物半导体电路，布置在基层的第一侧上，并且配置为与至少一个存储器裸芯通信，其中，至少一个存储器裸芯独立于半导体裸芯；控制器电路，布置在基层的第一侧上，并且配置为控制至少一个互补金属氧化物半导体电路和至少一个存储器裸芯；输出端子，布置在至少一个互补金属氧化物半导体电路和控制器电路之上，并与至少一个互补金属氧化物半导体电路和控制器电路电互连；以及导电连接件，布置在输出端子的每一个之上。还公开了一种半导体封装体。
半导体封装

[发明专利]包括高速异质集成控制器和高速缓存的半导体设备-CN201910575625.3在审
发明人：张亚舟;邱进添;周增钰 -专利权人：西部数据技术公司
申请日： 2019-06-28 - 公布日： 2020-12-29 - 主分类号： H01L25/18 文献下载
摘要：本发明题为“包括高速异质集成控制器和高速缓存的半导体设备”。本发明公开了一种半导体设备，该半导体设备包括控制器管芯和存储器模块。控制器管芯可以是具有ASIC逻辑电路、存储器阵列逻辑电路和高速缓存结构的异质集成控制器管芯。在示例中，存储器模块可在面朝上或面朝下的配置中具有连续形成的硅通孔。
包括高速集成控制器高速缓存半导体设备

[发明专利]包括分叉存储器模块的高容量半导体器件-CN201910575708.2在审
发明人：杨旭一;马世能;张聪;邱进添 -专利权人：西部数据技术公司
申请日： 2019-06-28 - 公布日： 2020-12-29 - 主分类号： H01L25/18 文献下载
摘要：本发明题为“包括分叉存储器模块的高容量半导体器件”。本发明公开了一种半导体器件，所述半导体器件包括堆叠的集成存储器模块的晶圆。本发明技术的半导体器件可包括多个存储器阵列半导体晶圆和CMOS控制器晶圆，所述多个存储器阵列半导体晶圆和所述CMOS控制器晶圆一起作为单个集成闪存存储器半导体器件工作。在实施方案中，所述CMOS控制器晶圆可包括半导体管芯，所述半导体管芯包括与存储器阵列逻辑电路集成在一起的ASIC逻辑电路。
包括分叉存储器模块容量半导体器件

[发明专利]包括垂直堆叠半导体管芯的半导体器件-CN201910577136.1在审
发明人：杨旭一;张聪;邱进添 -专利权人：西部数据技术公司
申请日： 2019-06-28 - 公布日： 2020-12-29 - 主分类号： H01L25/065 文献下载
摘要：本发明题为“包括垂直堆叠半导体管芯的半导体器件”。本发明公开了一种半导体器件，其包括在封装块中垂直模制在一起的一个或多个半导体管芯堆叠。所述半导体管芯可以包括存储器管芯，或存储器管芯和控制器管芯。
包括垂直堆叠半导体管芯半导体器件

[发明专利]包含光学连接的晶片堆叠体的半导体装置-CN201711442213.X有效
发明人： 邱进添;白晔;马世能;刘婷;郑彬彬;石蕾;H.塔卡尔 -专利权人：晟碟信息科技（上海）有限公司
申请日： 2017-12-27 - 公布日： 2020-12-15 - 主分类号： H01L23/522 文献下载
摘要：公开了一种半导体装置，其包含具有存储器裸芯的密集配置的3D阵列的晶片的堆叠体。每个晶片上的存储器裸芯可以布置成群集，每个群集包含光学模块，该光学模块为数据来回每个群集的传输提供光互连。
包含光学连接晶片堆叠半导体装置

[发明专利]多模块集成内插器和由此形成的半导体器件-CN201910403773.7在审
发明人：张聪;邱进添;杨旭一;张亚舟 -专利权人：西部数据技术公司
申请日： 2019-05-15 - 公布日： 2020-11-17 - 主分类号： H01L23/485 文献下载
摘要：本发明题为“多模块集成内插器和由此形成的半导体器件”。本发明公开了一种半导体器件，包括用于实现所述器件内的一个或多个半导体管芯与上面安装有所述半导体器件的主机设备之间的通信的多模块内插器。所述多模块内插器可以在所述晶圆级形成，并且提供到所述器件中的所述一个或多个管芯的扇出信号路径以及自所述器件中的所述一个或多个管芯的扇出信号路径。另外，所述多模块内插器允许在所述晶圆级形成任何各种不同的半导体封装构型，包括例如引线键合封装、倒装芯片封装和硅通孔(TSV)封装。
模块集成内插由此形成半导体器件

[发明专利]包含降低针脚电容的控制开关的半导体装置-CN201710517107.7有效
发明人：马世能;邱进添;廖致钦;白晔;张亚舟;白彦文;刘扬名 -专利权人：晟碟信息科技（上海）有限公司
申请日： 2017-06-29 - 公布日： 2020-11-03 - 主分类号： H01L23/31 文献下载
摘要：一种半导体装置，包含控制开关，该控制开关使能半导体裸芯的堆叠体中的半导体裸芯来发送或接收信号，同时将裸芯堆叠体中的其余的裸芯电隔离。通过将裸芯堆叠体中未使能的半导体裸芯电隔离，来降低或避免寄生针脚电容。
包含降低针脚电容控制开关半导体装置

[发明专利]用于存储器装置的异构性扇出结构-CN201710468484.6有效
发明人： 邱进添;H.塔基亚;廖致钦;姜卫挺 -专利权人：晟碟半导体（上海）有限公司
申请日： 2017-06-20 - 公布日： 2020-11-03 - 主分类号： H01L23/522 文献下载
摘要：一种装置，可以包含扇出结构，其具有多个集成电路。集成电路可以为不同类型，比如通过以不同方式配置或配置为执行不同功能。扇出结构可以耦接到另一集成电路结构，比如裸芯堆叠体。例如，扇出结构可以耦接到集成电路结构的顶部表面或底部表面，或者可以设置在由集成电路结构限定的垂直轮廓内。水平延伸的路径和垂直延伸的路径可以设置为在组合的扇出结构和集成电路结构之间和周围，以使得两个结构的集成电路能够通信。
用于存储器装置异构性扇出结构

[发明专利]从裸芯附接膜带分离半导体裸芯的系统和方法-CN201610164091.1有效
发明人： 邱进添;H.塔基亚 -专利权人：晟碟信息科技（上海）有限公司
申请日： 2016-03-22 - 公布日： 2020-09-15 - 主分类号： H01L21/683 文献下载
摘要：公开了系统和方法，用于在晶片切割工艺期间将半导体裸芯从裸芯贴附的带移除。带包括基层和施加至基层的DAF。基层可以包括通孔过孔的图案。系统包括抽取工具，抽取工具包括支撑台、风扇和真空端。支撑台进一步包括孔。风扇设置在孔中或邻近孔。通过将带设置在支撑台上，使裸芯居中在孔上，风扇通过过孔对DAF施加正压，使DAF偏离基层。当真空端提取裸芯和DAF从基层脱离时，减少了半导体裸芯内的应力。
裸芯附接膜带分离半导体系统方法

[发明专利]半导体器件-CN201610946885.3有效
发明人： 邱进添;H.塔基亚;G.辛格;于翔;廖致钦 -专利权人：晟碟信息科技（上海）有限公司
申请日： 2016-10-26 - 公布日： 2020-06-16 - 主分类号： H01L23/48 文献下载
摘要：本技术涉及一种半导体器件。该半导体器件包含：多个裸芯，上下叠置，多个裸芯中的每一个包含第一主表面和在第一主表面上的IO导电图案，IO导电图案延伸到实质垂直于第一主表面的辅表面，以形成辅表面上的至少一个IO电接触，其中多个裸芯对齐，使得全部裸芯的对应的辅表面相对于彼此实质上共平面，以形成共同的平坦侧壁，以及多个IO布线迹线，形成在侧壁之上并且从侧壁至少部分地间隔开。多个IO布线迹线沿侧壁上的第一方向彼此间隔开，并且IO布线迹线中的每一个电连接到相应的IO电接触，并且在侧壁上在第二方向上延伸，第二方向实质垂直于第一方向。
半导体器件

[发明专利]半导体封装体和制造半导体封装体的方法-CN201610949420.3有效
发明人： 邱进添;邰恩勇;钱开友;廖致钦;H.塔基亚;G.辛格 -专利权人：晟碟信息科技（上海）有限公司
申请日： 2016-10-26 - 公布日： 2020-06-02 - 主分类号： H01L25/065 文献下载
摘要：本技术涉及一种半导体封装体。所述半导体封装体包含：包含多个上下叠置的第一裸芯的第一部件，第一裸芯中的每一个包含至少一个侧表面，和暴露在所述侧表面上的电接触，并且多个第一裸芯对齐，使得全部第一裸芯的对应的侧表面相对于彼此实质上共平面，以形成共同的侧壁；第一导电图案，形成在侧壁之上，并且从侧壁至少部分地间隔开，第一导电图案将多个第一裸芯的电接触电互连；至少一个第二部件；以及形成在第二部件的表面上的第二导电图案，第二导电图案固定并且电连接到第一导电图案。
半导体封装制造方法

[发明专利]分叉的存储器裸芯模块半导体装置-CN201980004810.5在审
发明人：平野敏树;G.库马尔;A.西田;李艳;M.莫斯托沃伊;邱进添;S.巴加思;张聪;杨旭一;张亚舟 -专利权人：西部数据技术公司
申请日： 2019-02-22 - 公布日： 2020-05-15 - 主分类号： H01L25/065 文献下载
摘要：公开了一种半导体装置，包括一个或多个集成存储器模块。每个集成存储器模块可以包括一对半导体裸芯，它们一起作为单个集成存储器操作。在一个示例中，第一裸芯可以包括存储器单元阵列，并且第二裸芯可以包括诸如CMOS集成电路的逻辑电路。在一个示例中，第一裸芯可以倒装芯片地接合到第二裸芯。
分叉存储器模块半导体装置

[发明专利]包括多个半导体裸芯的扇出半导体装置-CN201610546249.1有效
发明人：张聪;肖富强;许斌;吴海军;邱进添;周增钰 -专利权人：晟碟信息科技（上海）有限公司
申请日： 2016-07-12 - 公布日： 2020-03-24 - 主分类号： H01L23/31 文献下载
摘要：公开的一种半导体封装体包括多个堆叠的半导体裸芯，该多个堆叠的半导体裸芯通过引线键合体彼此电连接。该堆叠的半导体裸芯提供在模塑料中，使得在裸芯堆叠体中的顶部裸芯和模塑料的表面之间存在间隔。至顶部裸芯的引线键合体可以提供在间隔中。再分配层垫被固定到模塑料的表面。成列的凸块可以形成在裸芯堆叠体中的顶部裸芯的裸芯接合垫上，以穿过间隔将再分配层垫电耦合到裸芯堆叠体。
包括半导体装置

[发明专利]包括堆叠的半导体裸芯块的半导体装置及其制造方法-CN201510578162.8有效
发明人： 邱进添;S.K.厄帕德海尤拉;俞志明 -专利权人：晟碟信息科技(上海)有限公司;晟碟半导体(上海)有限公司
申请日： 2015-09-11 - 公布日： 2020-02-07 - 主分类号： H01L21/50 文献下载
摘要：公开了一种半导体装置，以及其制造方法。该半导体包括多个半导体裸芯，其堆叠为半导体裸芯一维块，以及沿一维块的边缘形成导电图案以将一维块中的半导体裸芯彼此电性耦合，及与外部电连接器电性耦合。在进一步的例子中，一维块可以安装至彼此以形成二维半导体块和三维半导体块。
包括堆叠半导体裸芯块装置及其制造方法

[发明专利]包含分支存储器裸芯模块的硅通孔半导体装置-CN201810688413.1在审
发明人：杨旭一;张聪;邱进添 -专利权人：西部数据技术公司
申请日： 2018-06-28 - 公布日： 2020-01-24 - 主分类号： H01L27/115 文献下载
摘要：公开了一种半导体装置，包含集成存储器模块。集成存储器模块可以包含CMOS逻辑电路半导体裸芯上堆叠的多个存储器阵列半导体裸芯，其一起作为单个的、集成的闪速存储器操作。集成存储器模块中的半导体裸芯中的每一个可以形成有硅通孔(TSV)的图案，其盖覆有所述半导体裸芯的相反的表面上的电连接体。一经堆叠，相邻半导体裸芯的电连接体可以电互连，以将集成存储器模块中的半导体裸芯中的每一个电气和机械连接。
半导体裸芯集成存储器电连接体堆叠半导体装置存储器阵列闪速存储器相邻半导体机械连接电互连硅通孔裸芯图案

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top