|
钻瓜专利网为您找到相关结果 15个,建议您 升级VIP下载更多相关专利
- [发明专利]半导体器件及其制备方法-CN202111523100.9在审
-
张仪;许超奇;陈淑娴;林峰;马春霞;徐鹏龙
-
无锡华润上华科技有限公司
-
2021-12-13
-
2023-06-16
-
H01L21/336
- 本发明提供一种半导体器件及其制备方法。其中,在半导体器件的制备方法中,通过同一掩模,利用自对准工艺分别形成源极和引出区,精简工艺。并且,源极叠置于引出区上。即,源极和引出区在垂直于衬底的方向上呈层叠结构,则引出区不影响源极的尺寸;同时,空穴可直接经体区进入引出区,无需绕过源极进入引出区,缩小的电流路径,降低导通电阻,避免寄生NPN的开启,提高器件性能。此外,本发明还利用导电插塞贯穿源极,与引出区相接触,实现同时引出源极和引出区。其中,源极的所在区域经非晶化处理,有利于导电插塞中粘附层的生长,使得电接触效果好。因此,本发明不仅实现源极和引出区的同时引出,还降低工艺难度和导通电阻,提高槽型MOS性能。
- 半导体器件及其制备方法
- [发明专利]LDMOS集成器件的制作方法-CN202111467541.1在审
-
许超奇;陈淑娴;马春霞;张仪;徐鹏龙;林峰;曹瑞彬
-
无锡华润上华科技有限公司
-
2021-12-03
-
2023-06-06
-
H01L21/8238
- 本发明提供的LDMOS集成器件的制作方法中,提供的半导体基底具有NLDMOS区和PLDMOS区;接着,于半导体基底上形成NLDMOS区上的介质层和PLDMOS区上的介质层,于NLDMOS区上的介质层上和/或PLDMOS区上的介质层上形成应力材料层,NLDMOS区上的介质层的厚度大于所述PLDMOS区上的介质层的厚度;然后,执行热处理,以调整应力材料层的应力,提升器件的电子迁移率;再去除应力材料层。如此,能够提升NLDMOS器件和/或PLDMOS器件的电子迁移率,实现在同一工艺流程中同时制备高性能NLDMOS和高性能PLDMOS;而且,NLDMOS区上的介质层的厚度大于PLDMOS区上的介质层的厚度,即既能使NLDMOS区的Big contact下的介质层厚度满足其RESURF需求,又能使PLDMOS区的Big contact下的介质层厚度满足其RESURF需求,可以整体提升LDMOS集成器件的Big contact的RESURF能力。
- ldmos集成器件制作方法
- [发明专利]一种半导体器件及其制作方法-CN202011612640.X在审
-
许超奇;林峰;陈淑娴;张文文
-
无锡华润上华科技有限公司
-
2020-12-30
-
2022-07-01
-
H01L21/762
- 本发明公开了一种半导体器件及其制作方法,所述方法包括:在所述半导体衬底上形成掩膜结构,所述掩膜结构间形成第一开口和第二开口并露出所述半导体衬底;蚀刻所述半导体衬底,以在所述半导体衬底中形成第一凹槽和第二凹槽,所述第一凹槽和所述第二凹槽间的所述半导体衬底作为衬底引出区;去除部分所述掩膜结构,露出所述衬底引出区的上表面;进行离子注入,在所述第一凹槽的底部、所述第二凹槽的底部、所述衬底引出区的上表面、所述衬底引出区的侧表面形成彼此连续的离子掺杂区;在所述第一凹槽和所述第二凹槽内填充介质,得到双隔离槽。通过在半导体衬底中形成高掺杂浓度的离子掺杂区,避免了隔离结构中出现缝隙,实现了更好的隔离效果。
- 一种半导体器件及其制作方法
- [发明专利]半导体结构及其制备方法-CN202011214352.9在审
-
许超奇;陈淑娴;马春霞
-
无锡华润上华科技有限公司
-
2020-11-04
-
2022-05-06
-
H01L21/336
- 本发明涉及一种半导体制备方法,包括:提供衬底;于衬底上形成阱区,于阱区内形成第一掺杂区,并于第一掺杂区表面形成第二掺杂区;刻蚀第二掺杂区所在衬底以形成引出区沟槽和窗口沟槽;于引出区沟槽的侧壁及底壁和窗口沟槽的侧壁上形成多晶材料层,多晶材料层填满引出区沟槽形成引出结构;刻蚀窗口沟槽的侧壁上的多晶材料层至指定深度以形成栅极多晶。多晶材料层只形成于窗口沟槽的侧壁上,无需在完整填充窗口沟槽后再将中心部位的多晶材料层去除,在本申请中,窗口沟槽内的多晶材料层在形成伊始就已经与最后形成的栅极多晶的厚度一致,对于多晶材料层的刻蚀改变的是多晶材料层的高度,彻底解决了多晶材料层的回刻问题。
- 半导体结构及其制备方法
- [发明专利]分裂栅结构的制造方法-CN201811231545.8在审
-
罗泽煌;张文文;许超奇
-
无锡华润上华科技有限公司
-
2018-10-22
-
2020-04-28
-
H01L21/28
- 本发明涉及一种分裂栅结构的制造方法,包括:在晶圆表面形成沟槽;向沟槽内填充多晶硅;以设计厚度在沟槽内的多晶硅表面形成掩膜层;定量刻蚀所述掩膜层,刻蚀掉的厚度至少为所述设计厚度,以使得表面为平面的多晶硅表面裸露、且多晶硅表面凹陷部的掩膜层因厚度大于所述设计厚度而残留并作为形貌调整掩膜;向下刻蚀沟槽内的多晶硅,直至所述形貌调整掩膜从多晶硅上脱离;将脱离的形貌调整掩膜移除,沟槽内的多晶硅作为分裂栅的底层多晶硅。本发明的形貌调整掩膜在刻蚀多晶硅的过程中作为刻蚀的阻挡结构,使得凹陷处多晶硅的刻蚀速度小于其他位置多晶硅的刻蚀速度,从而最终获得表面较为平坦的底层多晶硅。
- 分裂结构制造方法
|