“许晃”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果9个，建议您升级VIP下载更多相关专利

[发明专利]存储器装置和操作该存储器装置的方法-CN202010878017.2在审
发明人：金宗佑;安致昱;李芸相;许晃 -专利权人：爱思开海力士有限公司
申请日： 2020-08-27 - 公布日： 2021-04-16 - 主分类号： G11C16/26 文献下载
摘要：提供了一种存储器装置和操作该存储器装置的方法。该存储器装置包括：存储器单元阵列，其包括被编程为多个编程状态的存储器单元；外围电路，其被配置为对存储器单元阵列执行读取操作；以及控制逻辑，其被配置为控制外围电路执行读取操作，并且控制外围电路在读取操作期间对存储器单元中的阈值电压电平高于第一读取电平的第一存储器单元和阈值电压电平低于第二读取电平的第二存储器单元执行掩蔽处理。
存储器装置操作方法

[发明专利]半导体存储器件及其操作方法-CN201510509325.7有效
发明人：朴玟相;李允峰;朴石光;许晃;李东郁;金明寿;赵诚勋;李相朝;鲜于昌辰;崔吉福 -专利权人：爱思开海力士有限公司
申请日： 2015-08-18 - 公布日： 2021-01-26 - 主分类号： G11C16/10 文献下载
摘要：一种操作半导体存储器件的方法，包括：执行第一编程操作，以将具有不同目标电平的存储单元的阈值电压同时增大至低于不同的目标电平的子电平；通过分别利用不同的验证电压来验证存储单元；执行第二编程操作，以分开存储单元的阈值电压；以及执行第三编程操作，以将存储单元的阈值电压分别增大至不同的目标电平。
半导体存储器件及其操作方法

[发明专利]页面缓冲电路和非易失性存储装置-CN201010004065.5无效
发明人：许晃 -专利权人：海力士半导体有限公司
申请日： 2010-01-18 - 公布日： 2010-08-04 - 主分类号： G11C16/24 文献下载
摘要：本发明公开了一种页面缓冲电路和非易失性存储装置，该页面缓冲电路包括：感测放大单元，其配置成将参考电压与选择的存储块的位线的位线电压相比较，并且将感测节点的电压电平增加所述参考电压与所述位线电压之间的差，其中所述位线电压根据选择的存储单元的编程状态而经历改变；以及若干锁存电路，其配置成根据所述感测节点的电压电平来锁存编程验证数据。
页面缓冲电路非易失性存储装置

[发明专利]多端口存储装置-CN200710102867.8有效
发明人：许晃;金载镒 -专利权人：海力士半导体有限公司
申请日： 2007-05-11 - 公布日： 2008-03-26 - 主分类号： G11C7/10 文献下载
摘要：本发明提供一种多端口存储装置，其包括多个端口、多个存储体(bank)及多个存储体控制器，其中所有所述存储体控制器共享所有所述端口，该装置包括：一锁相环(PLL)单元，其用于产生一内部时钟信号；一提供于每一存储体控制器中的延迟单元，其用于通过延迟该内部时钟信号而产生第一延迟时钟信号及第二延迟时钟信号；一提供于每一存储体控制器中的串行化器，其用于响应于第一延迟时钟信号而从所有所述端口接收多个并行数据且使该并行数据适合对应的数据帧；及一提供于每一存储体控制器中的命令解码器，其用于响应于第二延迟时钟信号而解码该串行化器的输出数据以产生命令信号。
多端存储装置

[发明专利]用于多端口存储设备的测试电路-CN200610159394.0无效
发明人：许晃;都昌镐 -专利权人：海力士半导体有限公司
申请日： 2006-09-28 - 公布日： 2007-04-11 - 主分类号： G11C29/00 文献下载
摘要：一种半导体存储设备，包括：读取总线，用于传送读取数据；写入总线，用于传送写入数据；和临时数据存储单元，连接在读取总线和写入总线之间，并且由在测试模式期间被使能的测试模式信号控制。
用于多端存储设备测试电路

[发明专利]延迟锁相回路电路-CN200610159334.9有效
发明人：许晃 -专利权人：海力士半导体有限公司
申请日： 2006-09-27 - 公布日： 2007-04-04 - 主分类号： G11C7/22 文献下载
摘要：本发明提供一种用于同步动态随机存取存储器(SDRAM)的延迟锁相回路(DLL)电路。若锁定状态由于指示包括于DRAM中的延迟复制模型化单元的延迟突然变化的外部变化(诸如tCK或电源电压的变化)而被破坏，则可通过在该DLL电路中由监测该状态的电路产生内部重设信号并接着使用粗延迟值来实施相位更新，而在某一时间(例如，200tCK)内恢复该锁定状态。
延迟回路电路

[发明专利]延迟锁定回路-CN200610141489.X有效
发明人：金京男;许晃 -专利权人：海力士半导体有限公司
申请日： 2006-09-29 - 公布日： 2007-04-04 - 主分类号： H03L7/08 文献下载
摘要：如果在获得延迟锁定状态后，在该延迟锁定回路中的延迟区块的输出之间的相位差超过预定量，则重置具有工作周期补偿能力的延迟锁定回路。该延迟锁定回路包括工作周期补偿器，用于接收第一及第二时钟；以及重置控制区块，用于在该延迟锁定回路获得延迟锁定状态后，该第一及第二时钟之间的相位差超过预定量的条件下，重置该延迟锁定回路。
延迟锁定回路

[发明专利]在半导体存储器内控制时钟信号的装置与方法-CN200510084317.9无效
发明人：许晃;崔俊基 -专利权人：海力士半导体有限公司
申请日： 2005-07-12 - 公布日： 2006-09-06 - 主分类号： G11C11/407 文献下载
摘要：一种操作时钟控制器，其用于防止半导体存储器在外部时钟的操作频率高于预定频率时操作。该操作时钟控制器包括：时钟缓冲器，其用于缓冲外部时钟以输出内部时钟；单元延迟组，其用于顺序延迟该内部时钟以输出多个经延迟的时钟；相位检测块，其用于在该内部时钟的上升沿处检测所述经延迟的时钟的逻辑电平以输出相位检测信号；取样脉冲产生器，其用于输出产生于该内部时钟的预定点处的取样信号；锁存块，其用于通过在该取样信号被输入的点处取样并锁存该相位检测信号而输出相位检测锁存信号；以及频率检测块，其用于通过逻辑组合该相位检测锁存信号而输出频率检测信号。
半导体存储器控制时钟信号装置方法

[发明专利]半导体存储装置中基于存储体的自刷新控制装置及其方法-CN200510071912.9有效
发明人：许晃;金泰润 -专利权人：海力士半导体有限公司
申请日： 2005-05-23 - 公布日： 2005-12-07 - 主分类号： G11C11/401 文献下载
摘要：一种用于具有多个存储体的半导体存储装置中的部分数组自刷新(PASR)控制装置，其包括：存储体非选单元，其具有用来接收多个PASR编码信号的多个存储体非选信号输出单元，其中各个存储体非选信号输出单元的输入端线和所述多个PASR编码信号的信号线相互交叉并选择性地相互耦合。
半导体存储装置基于刷新控制及其方法

1
共 9 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top