“藤田武彦”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果14个，建议您升级VIP下载更多相关专利

[发明专利]Ⅲ族氮化物半导体发光元件及其制造方法-CN201680043718.6有效
发明人：渡边康弘;藤田武彦 -专利权人：同和电子科技有限公司
申请日： 2016-06-22 - 公布日： 2021-10-12 - 主分类号： H01L33/14 文献下载
摘要：本发明提供一种具有比以往优异的元件寿命的Ⅲ族氮化物半导体发光元件及其制造方法。本发明的Ⅲ族氮化物半导体发光元件(100)的特征在于，依次具有：n型Ⅲ族氮化物半导体层(30)；将势垒层(40a)及比势垒层(40a)带隙小的阱层(40b)依次交替层叠各N层(其中，N为整数)而成的Ⅲ族氮化物半导体层叠体(40)；AlN引导层(60)；和，p型Ⅲ族氮化物半导体层(70)，AlN引导层(60)的厚度为0.5nm以上且为2.0nm以下。
氮化物半导体发光元件及其制造方法

[发明专利]第III族氮化物半导体发光元件和其制造方法-CN201811466906.7在审
发明人： 藤田武彦;渡边康弘 -专利权人：同和电子科技有限公司
申请日： 2016-02-03 - 公布日： 2019-07-05 - 主分类号： H01L33/14 文献下载
摘要：本发明涉及一种第III族氮化物半导体发光元件和其制造方法。具体而言，本发明提供具有比以往优异的元件寿命的第III族氮化物半导体发光元件和其制造方法。本发明的第III族氮化物半导体发光元件(100)的特征在于，依次具有n型半导体层(30)、至少包含Al的发光层(40)、电子阻挡层(50)和p型半导体层(60)，发光层(40)具备具有阱层(41)和势垒层(42)的量子阱结构，电子阻挡层(50)与发光层(40)相邻、且由Al组成大于势垒层(42)和p型半导体层(60)的层形成，电子阻挡层(51)包含含Si杂质掺杂区域层(51a)。
第III族氮化物半导体发光元件电子阻挡层发光层势垒层制造杂质掺杂区域量子阱结构元件寿命阱层

[发明专利]第III族氮化物半导体发光元件和其制造方法-CN201680008730.3有效
发明人： 藤田武彦;渡边康弘 -专利权人：同和电子科技有限公司
申请日： 2016-02-03 - 公布日： 2019-05-28 - 主分类号： H01L33/32 文献下载
摘要：提供具有比以往优异的元件寿命的第III族氮化物半导体发光元件和其制造方法。本发明的第III族氮化物半导体发光元件(100)的特征在于，依次具有n型半导体层(30)、至少包含Al的发光层(40)、电子阻挡层(50)和p型半导体层(60)，发光层(40)具备具有阱层(41)和势垒层(42)的量子阱结构，电子阻挡层(50)与发光层(40)相邻、且由Al组成大于势垒层(42)和p型半导体层(60)的层形成，电子阻挡层(51)包含含Si杂质掺杂区域层(51a)。
iii 氮化物半导体发光元件制造方法

[发明专利]第III族氮化物半导体发光元件及其制造方法-CN201610140279.2有效
发明人： 藤田武彦;渡边康弘 -专利权人：同和电子科技有限公司
申请日： 2016-03-11 - 公布日： 2019-05-21 - 主分类号： H01L33/14 文献下载
摘要：本发明课题在于提供具有高寿命的第III族氮化物半导体发光元件及其制造方法。第III族氮化物半导体发光元件(1)的特征在于，其依次具备n型半导体层(32)、至少包含Al的发光层(40)、以及依次层叠有电子阻挡层(51)和p型包层(152)和p型接触层(53)的p型半导体层(150)，电子阻挡层(51)为Al_xGa_1‑xN(0.55≤x≤1.0)、p型接触层(53)为Al_yGa_1‑yN(0≤y≤0.1)、p型包层(152)为Al_zGa_1‑zN、Al组成z在p型包层(152)的整个厚度范围从电子阻挡层(51)侧向p型接触层(53)侧递减，p型包层(152)的Al组成z的厚度方向的减少率为0.01/nm以上且0.025/nm以下。
iii 氮化物半导体发光元件及其制造方法

[发明专利]第III族氮化物半导体发光器件的制造方法和第III族氮化物半导体发光器件-CN201580066931.4有效
发明人： 藤田武彦;渡边康弘 -专利权人：同和电子科技有限公司
申请日： 2015-12-07 - 公布日： 2019-03-26 - 主分类号： H01L33/32 文献下载
摘要：提供兼具高发光输出和长使用寿命的第III族氮化物半导体发光器件的制造方法，和第III族氮化物半导体发光器件。该方法用于制造第III族氮化物半导体发光器件，其依次包括：n型半导体层；具有由包括Al_aGa_1‑aN(0.3≤a≤0.8)的阱层和包括Al_bGa_1‑bN(0.4≤b≤0.95)的势垒层组成的量子阱结构的发光层；和p型半导体层。该方法的特征在于：用于形成p型半导体层的步骤涉及电子阻挡层形成步骤，用于在发光层上形成包括Al_yGa_1‑yN(b＜y≤1)的电子阻挡层；和p型接触形成步骤，用于直接在电子阻挡层上形成Al_xGa_1‑xN(0≤x≤0.1)的p型接触层，其中电子阻挡层形成步骤使用含有氢气作为主成分的载气进行，并且p型接触形成步骤使用含有氮气作为主成分的载气进行。
iii 氮化物半导体发光器件制造方法

[发明专利]第III族氮化物半导体发光器件的制造方法-CN201580067006.3有效
发明人： 藤田武彦;渡边康弘 -专利权人：同和电子科技有限公司
申请日： 2015-12-08 - 公布日： 2019-03-08 - 主分类号： H01L33/32 文献下载
摘要：提供改善了器件寿命的第III族氮化物半导体发光器件的制造方法。所述方法用于制造依次包括以下的第III族氮化物半导体发光器件：n型半导体层，包括阱层(所述阱层至少包含Al)和势垒层的具有量子阱结构的发光层40，和p型半导体层150。该方法的特征在于，形成p型半导体层150的步骤包括：电子阻挡层形成步骤，用于在发光层40上形成具有与势垒层42相比更高的Al组成的电子阻挡层51；氮气载气供给步骤，用于向电子阻挡层51的表面上至少供给具有氮气作为主要成分的载气；以及第二p型接触形成步骤，在氮气载气供给步骤之后进行的用于在电子阻挡层51上形成包含Al_yGa_1‑yN(0≤y≤0.1)的第二p型接触层55，其中第二p型接触形成步骤使用具有氢气作为主要成分的载气来进行。
iii 氮化物半导体发光器件制造方法

[发明专利]半导体处理用氧化装置和方法-CN200710194483.3有效
发明人：长谷部一秀;藤田武彦;中岛滋;小川淳 -专利权人：东京毅力科创株式会社
申请日： 2007-10-19 - 公布日： 2008-04-23 - 主分类号： H01L21/00 文献下载
摘要：一种半导体处理用的氧化装置，包括从位于处理容器的处理区域的一侧上的接近被处理基板的气体供给口向处理区域供给氧化性气体和还原性气体的供给系统。气体供给口包括沿着与处理区域相对应的上下方向的整个长度设置的多个气体喷射孔。在处理容器的周围设置加热处理区域的加热器。控制部预先设定为使氧化性气体和还原性气体发生反应而在处理区域内产生氧活性种和氢氧根活性种，使用氧活性种和氢氧根活性种对被处理基板的表面进行氧化处理。
半导体处理氧化装置方法

[发明专利]形成硅氧化膜的成膜方法和装置-CN200710192997.5有效
发明人：长谷部一秀;石田义弘;藤田武彦;小川淳;中岛滋 -专利权人：东京毅力科创株式会社
申请日： 2007-09-28 - 公布日： 2008-04-02 - 主分类号： H01L21/316 文献下载
摘要：本发明提供一种成膜方法和成膜装置，在能够选择地供给包括硅源气体的第一处理气体和包括氧化气体的第二处理气体的处理区域内，通过CVD在被处理基板上形成氧化膜。因此，多次重复下述循环，所述循环交替包括第一工序和第二工序。第一工序，供给第一处理气体，在被处理基板的表面上形成含硅的吸附层。第二工序，供给第二处理气体，对被处理基板的表面上的吸附层进行氧化。使用1价或2价的氨基硅烷气体作为硅源气体，相比于使用3价氨基硅烷气体作为硅源气体的情况，较低地设定循环中的处理温度。
形成氧化方法装置

[发明专利]半导体处理用的成膜方法和装置-CN200710167674.0有效
发明人：长谷部一秀;石田义弘;藤田武彦;小川淳;中岛滋 -专利权人：东京毅力科创株式会社
申请日： 2007-09-06 - 公布日： 2008-03-12 - 主分类号： H01L21/316 文献下载
摘要：本发明提供一种半导体处理用的成膜方法，在能够选择性供给第一处理气体、第二处理气体、第三处理气体的处理区域内，利用CVD法在被处理基板上形成氧化膜，其中第一处理气体包括含有膜源元素且不含氨气的源气体，第二处理气体包括氧化气体，第三处理气体包括预处理气体。第一工序包括将第三处理气体在利用激发机构激发的状态下供给的激发阶段，利用由此生成的所述预处理气体的自由基对所述被处理基板的表面进行预处理。第二工序是供给第一处理气体，由此，使膜源元素吸附到被处理基板的表面。第三工序包括将第二处理气体在利用激发机构激发的状态下供给的激发阶段，利用由此生成的所述氧化气体的自由基，使吸附在所述被处理基板的表面的膜源元素氧化。
半导体处理方法装置

[发明专利]半导体处理用的氧化方法和装置-CN200710147862.7有效
发明人： 藤田武彦;小川淳;中岛滋;长谷部一秀 -专利权人：东京毅力科创株式会社
申请日： 2007-08-31 - 公布日： 2008-03-05 - 主分类号： H01L21/316 文献下载
摘要：本发明涉及一种半导体处理用的氧化方法，其在处理容器的处理区域内以隔开间隔层叠的状态收纳多个被处理基板，从处理区域的一侧将氧化性气体和还原性气体供给至处理区域，从另一侧进行排气。在此，将氧化性气体和还原性气体中的一种或两种活化。由此使氧化性气体和还原性气体反应，在处理区域内产生氧活性种和羟基活性种，使用氧活性种和羟基活性种对被处理基板的表面进行氧化处理。
半导体处理氧化方法装置

[发明专利]成膜装置的使用方法-CN200610135715.3有效
发明人：野吕尚孝;户根川大和;藤田武彦;木村法史 -专利权人：东京毅力科创株式会社
申请日： 2006-10-17 - 公布日： 2007-05-09 - 主分类号： C30B25/00 文献下载
摘要：本发明提供一种半导体处理用成膜装置的使用方法，其决定成膜处理的处理条件。处理条件包括在被处理基板上形成的薄膜的设定膜厚。另外，根据处理条件，决定进行清除处理的定时。定时由成膜处理的反复次数和设定膜厚的乘积而得到的薄膜累积膜厚的阈值所规定。即使反复进行(N)(N是正整数)次成膜处理，累积膜厚也不大于阈值；如果反复进行(N+1)次，则大于阈值。并且，该方法包括：其间不加入清除处理，进行由成膜处理组成的从第一次处理到第(N)次处理的工序；和在第(N)次处理后、并且在由成膜处理组成的(N+1)次处理前，进行清除处理的工序。
装置使用方法

[发明专利]成膜方法、成膜装置及存储媒体-CN200510089134.6无效
发明人：长谷部一秀;木村法史;藤田武彦;古泽纯和 -专利权人：东京毅力科创株式会社
申请日： 2005-08-02 - 公布日： 2006-02-15 - 主分类号： H01L21/3205 文献下载
摘要：本发明提供一种通过组合蚀刻处理，能够将结晶质的半球状粒子控制在小尺寸的成膜方法。在被处理体W的表面形成薄膜的成膜方法中，具有由成膜气体在所述被处理体的表面形成结晶核，使该结晶核成长，从而形成结晶质的半球状粒子形成在表面的HSG薄膜的HSG薄膜形成工序；通过氧化所述HSG薄膜的表面形成氧化膜的氧化膜形成工序；通过蚀刻除去氧化膜的蚀刻工序。这样，通过组合蚀刻处理，可以将HSG硅结晶质粒子中的结晶质半球状粒子控制在小尺寸。
方法装置存储媒体

[发明专利]热处理装置和热处理方法-CN200380102592.8无效
发明人： 藤田武彦;冈田充弘;梅泽好太;长谷部一秀;坂本浩一 -专利权人：东京毅力科创株式会社
申请日： 2003-10-29 - 公布日： 2005-12-14 - 主分类号： H01L21/205 文献下载
摘要：本发明的热处理装置配备：保持多个基板的保持器；搬入所述保持器的反应容器；把处理气体供给所述反应容器的处理气体供给机构；和在所述处理气体供给时，对所述反应容器加热，对基板施以成膜处理的加热机构，使在一批量处理中预定处理的基板枚数数据与所述处理气体的流量参数目标值数据对应的流量参数表数据储存在流量参数表数据存储部内。控制机构根据在一批量处理中预定处理的基板实际枚数，基于在所述流量参数表数据存储部内储存的流量参数表数据，得到所述处理气体流量参数目标值数据，并遵从该目标数据，控制所述处理气体供给机构。所述流量参数目标值数据按照如下方式决定：使在预定处理的基板枚数相互各异的批量处理间成膜速度一致。
热处理装置方法

[发明专利]用于对被处理基板实施半导体处理的系统和方法-CN02811742.5无效
发明人：坂本浩一;户根川大和;藤田武彦 -专利权人：东京毅力科创株式会社
申请日： 2002-03-19 - 公布日： 2004-07-21 - 主分类号： H01L21/31 文献下载
摘要：一种半导体处理的系统(10)包含测定部(40)、信息处理部(51)以及控制部(52)。测定部(40)测定实施过半导体处理的被处理基板(W)上的试验对象膜的特性。信息处理部(51)根据试验对象膜上的多个位置的由测定部(40)测定的特性的值，算出使特性的面内均匀性提高所必要的被处理基板(W)的位置修正量。控制部(52)在为了进行半导体处理而将接下来的被处理基板(W)通过移载装置(30)向支持部件(17)移载时，根据位置修正量控制移载装置(30)的驱动部(30A、32A)。
用于处理板实半导体系统方法

1
共 14 条