“苏郁迪”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果21个，建议您升级VIP下载更多相关专利

[发明专利]半导体装置及其制造方法-CN202210234552.3在审
发明人：竹立炜;林文傑;苏郁迪;蔡明甫;李介文 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-03-10 - 公布日： 2022-12-27 - 主分类号： H01L27/02 文献下载
摘要：一种半导体装置及其制造方法，半导体装置包括第一半导体材料中的第一掺杂区域及第二掺杂区域，第一掺杂区域与第二掺杂区域分开；位于第一掺杂区域与第二掺杂区域之间的隔离结构；及第一掺杂区域的顶表面上方的第一线，其中第一线的末端及第二线的末端位于隔离结构上方。第一线及第二线具有第一宽度；及位于第一线与第二线之间且位于隔离结构上方的介电材料。第一宽度与半导体装置中的栅电极的宽度基本相似。
半导体装置及其制造方法

[发明专利]电源钳位-CN202210337121.X在审
发明人：范根豪;苏郁迪;高字成;蔡明甫;许嘉麟 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-04-01 - 公布日： 2022-09-13 - 主分类号： H02H9/04 文献下载
摘要：本申请公开了电源钳位。一种ESD电源钳位器件包括：ESD检测电路；控制电路，与ESD检测电路耦合；场效应晶体管(FET)，与控制电路耦合；以及阻抗元件，与FET耦合。该FET包括：漏极端子，与第一电源节点耦合；栅极端子，与控制电路耦合；源极端子，经由阻抗元件与第二电源节点耦合；以及主体端子，与第二电源节点耦合。
电源

[发明专利]静电放电电路及其操作方法-CN202210362090.3在审
发明人：许嘉麟;蔡明甫;苏郁迪;陈国基 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-04-07 - 公布日： 2022-08-23 - 主分类号： H02H9/04 文献下载
摘要：本发明的实施例提供了一种静电放电(ESD)电路及其操作方法。该静电放电电路包括ESD检测电路、钳位电路和ESD辅助电路。ESD检测电路耦合在第一和第二节点之间。第一节点具有第一电压。第二节点具有第二电压。钳位电路包括具有第一栅极、第一漏极、第一源极和第一体端子的第一晶体管。第一栅极通过第三节点至少耦合到ESD检测电路。第一漏极耦合到第二节点。第一源极和第一体端子在第一节点处耦合在一起。ESD辅助电路耦合在第一节点和第三节点之间，并且被配置为在第一节点或第二节点的ESD事件期间将第三节点的第三电压钳位在第一电压处。
静电放电电路及其操作方法

[发明专利]集成电路元件及在静电放电事件中的保护方法-CN202110549869.1在审
发明人：彭柏霖;苏郁迪 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-05-20 - 公布日： 2022-07-22 - 主分类号： H01L27/02 文献下载
摘要：一种集成电路元件及在静电放电事件中的保护方法，集成电路(IC)元件包含第一电源端、IO垫、耦接在第一电源端与IO垫之间的第一静电放电保护元件、耦接在第一电源端与IO垫之间的第一触发电流源元件，以及半导体基板，其中在半导体基板上形成第一静电放电保护元件以及第一触发电流源元件。第一静电放电保护元件包含具有耦合在IO垫和第一电源端之间的集电极和发射极的寄生BJT以及通过基板电阻耦合至第一电源端的井分接头的基极。第一触发电流源元件响应于IO垫上的静电放电电压而变成导电，并通过第一静电放电保护元件将静电放电电压放电到第一电源端。
集成电路元件静电放电事件中的保护方法

[发明专利]分接头单元、集成电路、集成电路设计方法及系统-CN201910538011.8有效
发明人：赖柏嘉;陈国基;陈文豪;林文杰;苏郁迪;拉比乌勒·伊斯兰;英书溢;斯帝芬·鲁苏;李冠德;大卫·巴里·斯科特 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-06-20 - 公布日： 2022-05-13 - 主分类号： H01L27/02 文献下载
摘要：集成电路设计方法包括：接收集成电路设计，和确定用于所述集成电路设计的平面布置图。所述平面布置图包括多个功能单元和多个分接头单元的布置。确定所述平面布置图中的潜在闩锁位置；以及基于确定的潜在闩锁位置修改所述多个功能单元或所述多个分接头单元中的至少一个的配置。本发明的实施例还提供了分接头单元、集成电路、集成电路设计系统。
接头单元集成电路集成电路设计方法系统

[发明专利]集成电路以及静电放电保护的方法-CN202110380845.8在审
发明人：彭柏霖;苏郁迪 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-04-09 - 公布日： 2021-11-19 - 主分类号： H01L27/02 文献下载
摘要：集成电路包括输入/输出(I/O)焊盘、静电放电(ESD)初级电路和偏置电压发生器。静电放电初级电路包括第一晶体管。第一晶体管的第一端子耦合到I/O焊盘。偏置电压发生器配置为向第一晶体管的栅极端子提供栅极偏置信号。响应于在I/O焊盘上发生ESD事件，偏置电压发生器提供处于第一电压电平的栅极偏置信号。偏置电压发生器响应于在I/O焊盘上没有发生ESD事件而提供处于第二电压电平的栅极偏置信号。第一电压电平低于第二电压电平。本发明的实施例还涉及静电放电保护的方法。
集成电路以及静电放电保护方法

[发明专利]静电放电器件及其操作方法-CN202011634055.X在审
发明人：彭柏霖;苏郁迪;许家维;蔡明甫;苏姝予;竹立炜;李介文;张家荣;郑湘蕙 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-12-31 - 公布日： 2021-11-09 - 主分类号： H01L27/02 文献下载
摘要：本文公开了一种静电放电器件。该静电放电器件包括静电放电(ESD)检测器、偏置发生器和ESD驱动器，该ESD驱动器包括彼此串联耦合的至少两个晶体管。ESD检测器被配置为检测输入信号并响应于检测到ESD事件而生成检测信号。偏置发生器被配置为根据检测信号生成偏置信号。至少两个晶体管根据偏置信号和逻辑控制信号来控制，并且将输入信号施加在至少两个晶体管两端。本文还公开了用于操作静电放电器件的方法。
静电放电器件及其操作方法

[发明专利]骤回静电放电（ESD）电路、ESD保护电路及其制造方法-CN202110336488.5在审
发明人：许嘉麟;叶昱宏;苏郁迪;林文杰 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-03-29 - 公布日： 2021-07-27 - 主分类号： H01L27/02 文献下载
摘要：骤回静电放电(ESD)保护电路包括：衬底中的第一阱、晶体管的漏极区、晶体管的源极区、晶体管的栅极区以及嵌入在第一阱中的第二阱。第一阱具有第一掺杂剂类型。漏极区在第一阱中，并且具有不同于第一掺杂剂类型的第二掺杂剂类型。源极区在第一阱中，具有第二掺杂剂类型，并且在第一方向上与漏极区分开。栅极区在第一阱和衬底上方。第二阱嵌入在第一阱中，并且与漏极区的部分相邻。第二阱具有第二掺杂剂类型。本发明的实施例还涉及ESD保护电路及其制造制造骤回ESD保护电路的方法。
静电放电 esd 电路保护及其制造方法

[发明专利]存储装置与防止意外的编程的方法-CN201710845487.7有效
发明人：池育德;洪哲民;曾仁洲;李介文;宋明相;李淑娟;周绍禹;苏郁迪 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-09-19 - 公布日： 2021-06-29 - 主分类号： G11C17/16 文献下载
摘要：本发明实施例提供一种存储装置包括存储电路及熔丝保护电路。所述存储电路包括存储单元及编程线。所述存储单元包括熔丝。所述编程线被配置成接收用于对所述熔丝进行编程的编程电压。所述熔丝保护电路耦合至所述存储电路并被配置成防止对所述熔丝进行意外的编程。一种防止对存储装置的存储单元的熔丝进行意外的编程的方法亦被提供。
存储装置防止意外编程方法

[发明专利]半导体装置-CN202010968158.3在审
发明人：彭柏霖;竹立炜;蔡明甫;李介文;苏郁迪 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-09-15 - 公布日： 2021-03-19 - 主分类号： H01L27/02 文献下载
摘要：一种半导体装置包括第一二极管、第二二极管、箝位电路及第三二极管。第一二极管耦接在输入/输出(I/O)垫与第一电压端子之间。第二二极管与第一二极管、I/O垫及第二电压端子耦接。箝位电路耦接在第一电压端子与第二电压端子之间。第二二极管及箝位电路用以引导在I/O垫与第一电压端子之间流动的静电放电(electrostatic discharge，ESD)电流的第一部分。耦接至第一电压端子的第三二极管以及第二二极管包括第一半导体结构，其用以引导在I/O垫与第一电压端子之间流动的ESD电流的第二部分。
半导体装置

[发明专利]改进的静电放电器件及其形成方法-CN201710536427.7有效
发明人：林文杰;杨涵任;苏郁迪 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-07-04 - 公布日： 2021-01-22 - 主分类号： H01L27/02 文献下载
摘要：本发明的实施例提供了一种集成电路器件，包括：生长在衬底上的至少两个外延生长的有源区，有源区放置第一栅极器件和第二栅极器件之间。集成电路器件包括位于两个外延生长的有源区之间且位于在第一栅极器件和第二栅极器件之间的至少一个伪栅极，其中每个有源区在长度上是基本均匀的。在具有第一导电类型的第一阱上方形成第一栅极器件和第二器件，并且在具有第二导电类型的第二阱上方形成伪栅极。本发明的实施例还提供了一种用于形成静电放电(ESD)器件的方法。
改进静电放电器件及其形成方法

[发明专利]集成电路-CN201910814741.6在审
发明人：卢麒友;江庭玮;庄惠中;苏品岱;高章瑞;苏郁迪;马伟翔;黄俊嘉 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-08-30 - 公布日： 2020-03-10 - 主分类号： H01L27/092 文献下载
摘要：一种集成电路包括第一类型一晶体管、第二类型一晶体管、第三类型一晶体管、及第四类型一晶体管。第一类型一晶体管及第三类型一晶体管是在类型一主动区域的第一部分中。集成电路包括在类型二主动区域的第一部分中的第一类型二晶体管。第一类型一晶体管具有栅极，此栅极设置为具有第一电源的第一电源电压。第一类型二晶体管具有栅极，此栅极设置为具有第一电源的第二电源电压。第三类型一晶体管具有栅极，此栅极设置为具有第二电源的第一电源电压。第三类型一晶体管具有与第一类型一晶体管的主动区域导电地连接的第一主动区域。
集成电路

[发明专利]保护环结构及其形成方法-CN201410655989.X有效
发明人：林宛彦;林文杰;苏郁迪;陈柏廷;曾仁洲;陈国基;张胜杰;梁铭彰 -专利权人：台湾积体电路制造股份有限公司
申请日： 2014-11-17 - 公布日： 2019-07-19 - 主分类号： H01L27/02 文献下载
摘要：本发明提供了电路器件。电路器件包括核心电路。该电路器件还包括具有第一掺杂剂类型的第一组保护环，第一组保护环围绕在核心电路的外围，第一组保护环包括第一保护环和第二保护环。该电路器件还包括具有第二掺杂剂类型的第二组保护环，第二掺杂剂类型与第一掺杂剂类型相反，其中，第二组保护环的至少一个保护环围绕在第一组保护环的至少一个保护环的外围，并且第二组保护环包括第三保护环和第四保护环。
保护环结构及其形成方法

[发明专利]静电放电保护电路-CN201810677616.0在审
发明人：蔡明甫;张子恒;苏郁迪;黄凯平 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-06-27 - 公布日： 2019-01-04 - 主分类号： H02H9/04 文献下载
摘要：本发明实施例涉及一种静电放电保护电路。一种静电放电ESD保护电路，其耦合于第一供电总线与第二供电总线之间。所述ESD保护电路包含：检测电路；上拉电路，其耦合到所述检测电路，所述上拉电路包括至少一第一n型晶体管；下拉电路，其耦合到所述上拉电路，所述下拉电路包括至少一第二n型晶体管；及旁通电路，其耦合到所述上拉电路及所述下拉电路，其中所述检测电路经配置以检测ESD事件是否存在于所述第一总线或所述第二总线上，以引起所述上拉电路及所述下拉电路选择性地启用所述旁通电路，来提供所述第一供电总线与所述第二供电总线之间的放电路径。
上拉电路供电总线下拉电路耦合到静电放电保护电路检测电路旁通电路总线静电放电ESD 放电路径耦合检测电路配置

[发明专利]电容单元-CN201711167485.3在审
发明人：黄乾燿;林文杰;许家维;苏郁迪 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-11-21 - 公布日： 2018-11-02 - 主分类号： H02M1/15 文献下载
摘要：本公开实施例提供一种电容单元。电容单元包括一第一PMOS晶体管、一第一NMOS晶体管、一第二PMOS晶体管以及一第二NMOS晶体管。第一PMOS晶体管耦接于一电源供应端以及一第一节点之间，具有耦接于一第二节点的栅极。第一NMOS晶体管耦接于一接地端以及第二节点之间，具有耦接于第一节点的栅极。第二PMOS晶体管具有耦接于第二节点的漏极与栅极，以及耦接于电源供应端或是第一节点的源极。第二NMOS晶体管具有耦接于第一节点的漏极与栅极，以及耦接于接地端或是第二节点的源极。第一PMOS晶体管和第一NMOS晶体管形成交互耦接的解耦合结构，具有串联通道阻抗的MOS电容值，以增加静电放电保护并降低栅极漏电流。
耦接电容单元电源供应端接地端漏极源极静电放电保护栅极漏电流交互耦接通道阻抗解耦合串联

1
2
下一页»
尾页
共 21 条