“绵引达郎”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果19个，建议您升级VIP下载更多相关专利

[发明专利]半导体装置及半导体装置的制造方法-CN201880099749.2有效
发明人：井上敦文;绵引达郎;松藤健五;原幸治郎 -专利权人：三菱电机株式会社
申请日： 2018-12-05 - 公布日： 2023-08-08 - 主分类号： H01L21/28 文献下载
摘要：本发明的目的在于提供可防止将多个金属层层叠而成的电极中的有机物污染的半导体装置。半导体装置包含：半导体基板、和在半导体基板的主面层叠的包含多个层的电极。电极包含：包含Al且与半导体基板的主面接触的第1金属层；包含金属和氧且设置于第1金属层的表面的氧化层；和在氧化层的表面设置的第2金属层。氧化层的氧浓度为8.0×1021/cm3以上且4.0×1022/cm3以下。
半导体装置制造方法

[发明专利]半导体装置-CN201880088899.3有效
发明人：林田哲郎;南條拓真;绵引达郎 -专利权人：三菱电机株式会社
申请日： 2018-02-23 - 公布日： 2023-07-04 - 主分类号： H01L29/78 文献下载
摘要：本发明的半导体装置具备：支撑基板，具有第1主面及第2主面；第1导电类型的第1GaN层，设置于支撑基板的第1主面侧；第1导电类型的第2GaN层，设置于第1GaN层上；AlxGa1‑xN(0x1)层，设置于第2GaN层上；第2导电类型的第3GaN层，设置于AlxGa1‑xN(0x1)层上；第1导电类型的第4GaN层，设置于第3GaN层上；绝缘膜，至少覆盖第4GaN层上；沟槽栅极，从第4GaN层的上表面到达第2GaN层内；栅极电极，隔着栅极绝缘膜设置于沟槽栅极内；第1主电极，与第3GaN层连接；以及第2主电极，与第1主电极成对，第3GaN层的施主浓度低于第4GaN层的施主浓度。
半导体装置

[发明专利]电力用半导体装置-CN201880087962.1有效
发明人： 绵引达郎;汤田洋平 -专利权人：三菱电机株式会社
申请日： 2018-12-18 - 公布日： 2023-05-09 - 主分类号： H01L29/861 文献下载
摘要：为了提供降低缺陷层所引起的泄漏电流而阈值电压的变动小的电力用半导体装置，具备：单晶n型半导体基板(1)；n型外延膜层(2)，形成于单晶n型半导体基板的表面，具有凹部(50)及凸部(51)；阴极电极(6)，形成于单晶n型半导体基板的与表面相反一侧的面；绝缘膜(4)，形成于凸部的顶部(512)的第一区域(57)；p型薄膜层(3)，形成于绝缘膜及n型外延膜层的表面，在与n型外延膜层之间形成pn结；以及阳极电极(5)，至少一部分形成于p型薄膜层的表面，一部分贯通p型薄膜层及绝缘膜，在与顶部的边缘部(513)之间被第一区域隔开的第二区域(56)在与n型外延膜层之间，形成肖特基结。
电力半导体装置

[发明专利]半导体装置-CN202180035827.4在审
发明人：中村茉里香;宇佐美茂佳;滝口雄贵;山田高宽;斋藤尚史;绵引达郎;柳生荣治 -专利权人：三菱电机株式会社
申请日： 2021-05-21 - 公布日： 2023-01-31 - 主分类号： H01L29/812 文献下载
摘要：提供耐压高的晶体管。在第1方向上层叠第1氮化物半导体层和第2氮化物半导体层。第1以及第2氮化物半导体层形成异质结，在第1氮化物半导体层引起二维载流子气。漏极电极在第3方向上隔着栅极电极与源极电极对置。源极电极以及漏极电极与第1氮化物半导体层导通。第1以及第2氮化物半导体层与栅极电极8形成肖特基结。第1层在第3方向X上位于栅极电极与漏极电极之间且与栅极电极接触，在第2方向上与第2氮化物半导体层接触。第1层是绝缘体、本征半导体、具有与第2氮化物半导体层相反的导电类型的半导体中的任意物体，抑制在第1方向上与第1层对置的第1氮化物半导体层引起二维载流子气。
半导体装置

[发明专利]氧化物半导体装置以及氧化物半导体装置的制造方法-CN201880040851.5有效
发明人：汤田洋平;绵引达郎;古川彰彦 -专利权人：三菱电机株式会社
申请日： 2018-06-08 - 公布日： 2022-10-28 - 主分类号： H01L29/861 文献下载
摘要：提供一种氧化物半导体装置以及氧化物半导体装置的制造方法，在抑制异种材料向肖特基界面扩散的同时，提高被施加反向电压时的耐压。氧化物半导体装置具备：n型的氧化镓外延层(2)；p型的氧化物半导体层(5)，是与氧化镓外延层的材料不同的材料的氧化物；电介体层(7)，以覆盖氧化物半导体层的侧面的至少一部分的方式形成；阳极电极(4)；以及阴极电极(3)，在氧化物半导体层的下表面与氧化镓基板(1)之间或者氧化物半导体层(5a)的下表面与氧化镓外延层(2)之间形成异质pn结。
氧化物半导体装置以及制造方法

[发明专利]半导体装置及其制造方法-CN201980098913.2在审
发明人：南条拓真;今井章文;绵引达郎 -专利权人：三菱电机株式会社
申请日： 2019-11-11 - 公布日： 2022-03-11 - 主分类号： H01L21/338 文献下载
摘要：本发明涉及异质结场效应型晶体管，在第一氮化物半导体的沟道层的上层部具备：与第一氮化物半导体异质接合的第二氮化物半导体的阻挡层；中间夹持阻挡层而相互留有间隔地设置的n型的第一杂质区域和n型的第二杂质区域；在第一杂质区域和所述第二杂质区域上设置的源电极及漏电极；与至少阻挡层的除源电极侧的边缘部以外的区域接触的方式设置的绝缘膜；至少将与阻挡层的边缘部接触、且与阻挡层的除边缘部以外的区域接触而设置的绝缘膜覆盖的栅极绝缘膜；和以将缘膜上的一部分区域上和阻挡层的边缘部的区域上覆盖的方式在栅极绝缘膜上设置的栅电极，在阻挡层中的边缘部的沟道层与阻挡层的界面产生的2DEG引起的薄层电阻成为10kΩ/sq以上。
半导体装置及其制造方法

[发明专利]半导体装置-CN201780084467.0有效
发明人：林田哲郎;南条拓真;绵引达郎;古川彰彦 -专利权人：三菱电机株式会社
申请日： 2017-02-10 - 公布日： 2022-03-01 - 主分类号： H01L29/872 文献下载
摘要：基板(1)包括氮化镓系材料。n型层(2)设置于基板(1)的第1面上。p型层(31)设置于n型层(2)上，在基板(1)的第1面上，与n型层(2)一起，构成设置有具有底面(41b)、侧面(41s)、以及顶面(41t)的台面形状(41)的半导体层。阳电极(71)设置于p型层(31)上。阴电极(6)设置于基板(1)的第2面上。绝缘膜(8)通过从底面(41b)上延伸到顶面(41t)上而覆盖侧面(41s)。在顶面(41t)中设置有至少1个沟槽(51)。上述至少1个沟槽(51)包括被绝缘膜(8)填充的沟槽(51)。
半导体装置

[发明专利]半导体装置及半导体装置的制造方法-CN201780040477.4有效
发明人：汤田洋平;绵引达郎 -专利权人：三菱电机株式会社
申请日： 2017-06-08 - 公布日： 2022-02-25 - 主分类号： H01L29/872 文献下载
摘要：即使在n型氧化物半导体中设置p型氧化物半导体作为终端结构，也防止p型氧化物半导体被n型氧化物半导体的氧所氧化。半导体装置(10)，其具备：n型氧化镓基板(1)；与n型氧化镓基板1接合的阳极电极(3)；和设置于n型氧化镓基板(1)的阴极电极(2)，使电流经由在阳极电极(3)与阴极电极(2)之间设置的n型氧化镓基板(1)在阳极电极(3)与阴极电极(2)之间流动，其特征在于，具备：与将阳极电极(3)与n型氧化镓基板(1)接合的接合部邻接地设置的p型氧化物半导体层(4a)；和在p型氧化物半导体层4a与n型氧化镓基板(1)之间所设置的氮化物层(7)。
半导体装置制造方法

[发明专利]压接型半导体装置-CN201980093656.3在审
发明人：奥田聪志;绵引达郎;玉城朋宏 -专利权人：三菱电机株式会社
申请日： 2019-03-12 - 公布日： 2021-10-22 - 主分类号： H01L21/52 文献下载
摘要：本发明的目的在于，不会使半导体芯片的面积增加而抑制中间电极的外周部和半导体芯片的表面电极的电气性的接触。第1中间电极(400)的与第1主电极(202、301)的对置面比第1主电极(202、301)的与第1中间电极(400)的对置面小，并具有外周部的保护区域(405)和被保护区域(405)包围的连接区域(404)。压接型半导体装置具备：在连接区域(404)中部分地形成的多个第1导体膜(407)；以及第1绝缘膜(406)，形成于连接区域(404)中的未形成第1导体膜(407)的区域和保护区域(405)。
压接型半导体装置

[发明专利]半导体装置-CN201980092982.2在审
发明人：汤田洋平;绵引达郎 -专利权人：三菱电机株式会社
申请日： 2019-03-13 - 公布日： 2021-10-15 - 主分类号： H01L29/872 文献下载
摘要：目的在于提供能够提高半导体装置的电气特性的技术。半导体装置是设置有半导体元件的半导体装置，具备：n型单晶氧化镓层，具有第一主面；电极，是半导体元件的电极，配设于n型单晶氧化镓层的第一主面上或第一主面上方；p型氧化物半导体层，配设于n型单晶氧化镓层与电极之间；以及非晶氧化镓层，配设于n型单晶氧化镓层与p型氧化物半导体层之间。
半导体装置

[发明专利]氧化物半导体装置及其制造方法-CN201980048435.4在审
发明人：汤田洋平;绵引达郎;宫岛晋介;滝口雄贵 -专利权人：三菱电机株式会社;国立大学法人东京工业大学
申请日： 2019-08-08 - 公布日： 2021-03-23 - 主分类号： H01L29/872 文献下载
摘要：目的在于提供可抑制氧化物半导体装置的特性劣化的技术。氧化物半导体装置具备：n型氧化镓外延层、p型氧化物半导体层和氧化物层。p型氧化物半导体层在n型氧化镓外延层的上方配设，具有与镓不同的元素作为主成分，具有p型的导电性。氧化物层在n型氧化镓外延层与p型氧化物半导体层之间配设，氧化物层的材料为与氧化镓不同的材料并且为与p型氧化物半导体层的材料至少一部分不同的材料。
氧化物半导体装置及其制造方法

[发明专利]半导体装置-CN201980018090.8在审
发明人：奥田聪志;绵引达郎;斋藤尚史;村冈宏记 -专利权人：三菱电机株式会社
申请日： 2019-01-16 - 公布日： 2020-11-17 - 主分类号： H01L29/78 文献下载
摘要：提高高温动作时的栅极电阻元件的可靠性。半导体装置具备漂移层(1)、基底层(5)、发射极层(9)、栅极绝缘膜(7)、栅极电极(6A)、栅极焊盘电极(13)、第一电阻层(200)以及第一氮化物层(300)，第一电阻层的电阻具有负的温度系数，第一电阻层由掺杂有氢的非晶硅形成，第一氮化物层由氮化硅层或氮化铝层形成。
半导体装置

[发明专利]电力用半导体装置-CN201780085464.9在审
发明人： 绵引达郎;汤田洋平;古川彰彦;宫岛晋介;滝口雄贵 -专利权人：三菱电机株式会社;国立大学法人东京工业大学
申请日： 2017-02-14 - 公布日： 2019-09-17 - 主分类号： H01L29/872 文献下载
摘要：n型半导体层(1a)具有单晶构造，包括宽带隙半导体材料。p型半导体层(4A)设置于n型半导体层(1a)上，包括与上述宽带隙半导体材料不同的材料，具有微晶构造以及非晶质构造中的任意种。电极(3)设置于n型半导体层(1a)以及p型半导体层(4A)中的至少某一个上。
宽带隙半导体材料电力用半导体装置非晶质电极单晶微晶

[发明专利]光电动势装置的制造方法-CN201580066670.6有效
发明人：佐藤刚彦;西村邦彦;西村慎也;绵引达郎 -专利权人：三菱电机株式会社
申请日： 2015-05-11 - 公布日： 2019-05-10 - 主分类号： H01L31/18 文献下载
摘要：本发明的目的在于，提供能够抑制开路电压以及填充因数的降低或者电流泄漏的发生的光电动势装置的制造方法。本发明的光电动势装置的制造方法具备：(a)在硅基板(1)的第1主面形成金字塔状的纹理的工序；(b)在第1主面上形成包括第1导电类型的杂质的第1硅酸盐玻璃(8)的工序；(c)在第1硅酸盐玻璃(8)上形成不包括导电型杂质的第2硅酸盐玻璃(9)的工序；(d)使第1硅酸盐玻璃(8)中包括的第1导电类型的杂质扩散到硅基板(1)的第1主面的工序；(e)在第2硅酸盐玻璃(9)上形成包括第1导电类型的杂质的第3硅酸盐玻璃(10)的工序；以及(f)在工序(e)之后使第2导电类型的杂质扩散到硅基板(1)的第2主面的工序。
电动势装置制造方法

[发明专利]光生伏特元件及其制造方法-CN201780024559.X在审
发明人： 绵引达郎;小林裕美子 -专利权人：三菱电机株式会社
申请日： 2017-05-08 - 公布日： 2019-02-19 - 主分类号： H01L31/0216 文献下载
摘要：层叠结构(ST)具有在半导体基板(100)上交替设置的多个隧道氧化物层(104)和多个结晶系薄膜半导体层(106)。多个隧道氧化物层(104)包含在半导体基板(100)上依次配置的第1至第n隧道氧化物层(104a～104f)。第1隧道氧化物层(104a)与半导体基板(100)抵接，并且对于半导体基板(100)的少数载流子具有势垒。多个结晶系薄膜半导体层(106)的各个层具有第1导电型。多个结晶系薄膜半导体层(106)包含在半导体基板(100)上依次配置的第1至第n结晶系薄膜半导体层(106a～106f)。多个结晶系薄膜半导体层(106)的各个层在50％以上的厚度范围中具有1原子％以下的平均氢含量，并且具有50％以上的结晶率。
半导体基板薄膜半导体隧道氧化物层配置的光生伏特元件少数载流子层叠结构交替设置导电型结晶率抵接势垒制造

1
2
下一页»
尾页
共 19 条