“童家榕”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果33个，建议您升级VIP下载更多相关专利

[发明专利]一种用于FPGA电路位流仿真的方法-CN201310323430.2在审
发明人：王伶俐;周学功;童家榕;黄郑;陈帅;张作舟 -专利权人：复旦大学
申请日： 2013-07-29 - 公布日： 2014-07-09 - 主分类号： G06F17/50 文献下载
摘要：本发明属于电子技术领域，涉及一种用于对FPGA电路的可编程位流文件进行仿真的方法。本发明针对FDP系列的FPGA器件，使用Verilog语言对其自身功能统一进行多层次硬件建模，包括CLB、IOB和互连资源等，并在能够进行Verilog仿真的商业工具中进行仿真验证，能够实现编程数据下载和配置功能。本方法能在可编程逻辑器件的设计过程中快速验证其电路功能，并且向使用FPGA的用户提供FPGA仿真方法，能同FPGA芯片设计和应用电路设计流程无缝衔接。本方法可用于FPGA芯片流片前的设计阶段，流片后的FPGA芯片测试阶段，以及用户使用FPGA芯片进行电路设计阶段对FPGA位流文件进行仿真与验证，快速验证FPGA电路或用户电路功能的正确性。
一种用于 fpga 电路仿真方法

[发明专利]支持用户定制的可编程逻辑器件版图快速生成方法-CN201210291806.1有效
发明人：王伶俐;周学功;童家榕;余超凡;李兆彤;杨文龙 -专利权人：复旦大学
申请日： 2012-08-16 - 公布日： 2012-12-19 - 主分类号： G06F17/50 文献下载
摘要：本发明属于电子设计自动化技术领域，具体为一种支持用户定制的可编程逻辑阵列版图快速生成方法。本发明方法步骤为：准备单元版图并且为单元版图建立配置文件；计算单元版图的规模大小；将单元子版图进行拼接；预留用户设定的版图形状。本发明基于已有的单元版图库，能够在快速生成任意指定规模的版图文件的同时使得所生成的版图性能接近人工定制生成的版图性能。本方法生成的版图主要特点在于：一是所生成的可编程逻辑阵列版图规模大小是可定制的，即用户能够指定版图的阵列规模大小；二是根据用户设定的版图形状要求，可以自动在版图上预留这些区域，便于在可编程逻辑阵列版图中嵌入其他IP核。
支持用户定制可编程逻辑器件版图快速生成方法

[发明专利]一种蜂窝六边形现场可编程逻辑阵列结构-CN201210189713.8有效
发明人：陈利光;陈丽;童家榕 -专利权人：复旦大学
申请日： 2012-06-11 - 公布日： 2012-10-03 - 主分类号： G06F17/50 文献下载
摘要：本发明属于可编程逻辑器件技术领域，具体为一种蜂窝状六边形的现场可编程逻辑阵列(FPGA)结构。本发明的FPGA阵列由六边形单元构成，基本逻辑单元结构为六边形，是一个完全对称结构，在阵列扩展时方便物理实现。可编程连线资源具有三轴结构，分布在3条对角线方向（0度、120度、240度），布线资源结构按照互联线的长度可以分为两倍线，五倍线和长线，二倍线和五倍线度的互联线都可以连接到相应距离的一个环的每个单元上，长线为点连接结构，分布在三个轴线方向，可以实现距离为12的直线连接。本发明互联结构环面连接特性，连线分布均匀，利用率高，速度快，有利于提高逻辑密度和时序性能。
一种蜂窝六边形现场可编程逻辑阵列结构

[发明专利]一种SRAM编程点抗幅照加固方法及其实现电路-CN201110229454.2有效
发明人：王丽云;陈利光;王健;王元;周灏;来金梅;童家榕 -专利权人：复旦大学
申请日： 2011-08-11 - 公布日： 2012-02-22 - 主分类号： G11C11/413 文献下载
摘要：本发明属于微电子技术领域，具体为一种基于LUTFPGA的SRAM编程点抗幅照加固方法及其实现电路。本发明利用忆阻器的可编程特性，将其嵌入到传统的SRAM单元中，再添加写入电路。在使用时，通过对忆阻器进行编程，将其配置为非对称存储单元结构。忆阻器有高阻和低阻两种状态，其工艺与传统CMOS工艺兼容。这种非对称结构完全免疫于单粒子翻转（SEU）效应和单粒子引起的多位翻转（MBU）效应。
一种 sram 编程点抗幅照加固方法及其实现电路

[发明专利]一种现场可编程门阵列的抗辐射性能快速模拟方法-CN200910198448.8有效
发明人：王伶俐;周学功;童家榕;刘智斌;胡光喜 -专利权人：复旦大学
申请日： 2009-11-06 - 公布日： 2011-05-11 - 主分类号： G06F17/50 文献下载
摘要：本发明属于电子技术领域，具体涉及一种现场可编程门阵列的抗辐射性能快速模拟方法。该方法提出了一种与具体硬件结构无关、基于权重的错误注入模型，用于准确模拟基于SRAM的FPGA抗辐射性能；同时提出了基于JTAG边界扫描技术和动态局部重配置技术的错误注入模拟平台。结合二者的错误注入系统不但具有良好的通用性，而且能更准确更高效地进行模拟，同时成本更低。
一种现场可编程门阵列辐射性能快速模拟方法

[发明专利]基于边界扫描的可编程逻辑器件自动测试系统与方法-CN201010545055.2有效
发明人：王伶俐;王颖;周学功;童家榕;包杰 -专利权人：复旦大学
申请日： 2010-11-16 - 公布日： 2011-03-30 - 主分类号： G01R31/317 文献下载
摘要：本发明属于电子技术领域，具体为一种基于边界扫描的可编程逻辑器件自动测试系统与方法。所述测试方法包括芯片配置文件的生成、下载配置FPGA芯片、测试向量的生成和加载，以及测试结果比较等，并构建了相应的测试系统，全部实现自动化。本发明由软件自动生成用户待测项目的测试向量，结合JTAG自动下载测试软件实现对用户电路的硬件功能在线测试。使用脚本化测试环境，使得一系列繁琐的人工测试操作转化为全自动的软件流程，大大提升测试的速度和准确性。
基于边界扫描可编程逻辑器件自动测试系统方法

[发明专利]一种现场可编程逻辑阵列的通用互连盒结构及建模方法-CN200910050942.X有效
发明人：王伶俐;周学功;来金梅;童家榕 -专利权人：复旦大学
申请日： 2009-05-11 - 公布日： 2010-11-17 - 主分类号： H03K19/177 文献下载
摘要：本发明属于可编程器件结构技术领域，具体涉及一种现场可编程逻辑阵列(FPGA)的通用互连盒(GRB)结构。本发明GRB结构不仅提供了水平互连资源与垂直互连资源之间的连接，也提供了CLB/IOB同互连资源的连接以及CLB/IOB管脚之间的直接连接。与现有技术普遍使用的VPR工具所描述CB/SB布线结构以及CS-box结构相比，本通用开关盒能够更好地提高FPGA性能。实验结果表明，具有GRB结构的FPGA同CB/SB结构FPGA相比，在增加10.9％的开关使用情况下，能得到17.5％性能上的优化。
一种现场可编程逻辑阵列通用互连结构建模方法

[发明专利]一种可编程逻辑器件互连资源的故障测试方法-CN200910050875.1有效
发明人：王伶俐;童家榕;陈更生;代莉 -专利权人：复旦大学
申请日： 2009-05-08 - 公布日： 2010-11-10 - 主分类号： G01R31/3185 文献下载
摘要：本发明属于电子技术领域，具体涉及一种可编程逻辑器件互连资源的自动化故障遍历测试方法。本发明提出了一种自动生成与应用无关的测试配置集的方法，通过建立布线资源图，根据线网的走向动态设定各边的权重，利用改进的Kruskal算法自动生成测试配置集。对于FPGA不同的互连结构，该方法对互连资源中的开路和短路故障达到100％的覆盖率，且测试配置个数少，运行速度快，不依赖于特定的硬件结构。
一种可编程逻辑器件互连资源故障测试方法

[发明专利]基于最小环的FPGA布线矩阵的开关盒设计方法-CN200810040159.0有效
发明人：来金梅;余建德;王键;王元;童家榕 -专利权人：复旦大学
申请日： 2008-07-03 - 公布日： 2010-01-06 - 主分类号： G06F17/50 文献下载
摘要：本发明属电子技术领域，具体涉及基于最小环的FPGA布线矩阵的开关盒设计方法。本发明通过确立布线资源图、广度优先搜索、最小环最大化等步骤设计布线矩阵的开关盒结构，使其中的布线资源图的最小环尺寸最大化，使得到的布线矩阵的开关盒结构灵活。本发明采用最小环尺寸衡量布线矩阵的开关盒结构的灵活性，在节点数目一定，节点度数一定的情况下，最小环尺寸越大，其结构就越灵活。本发明方法制得的灵活的布线矩阵的开关盒结构，能用作FPGA布线资源。
基于小环 fpga 布线矩阵开关设计方法

[发明专利]商用现场可编程器件用于辐照环境下三模冗余抗辐照方法-CN200910055872.7无效
发明人：杨萌;邵海波;童家榕 -专利权人：复旦大学
申请日： 2009-08-04 - 公布日： 2009-12-30 - 主分类号： G06F17/50 文献下载
摘要：本发明一种基于查找表结构商用现场可编程器件用于辐照环境下三模冗余抗辐照方法及其通用算法，为缓解商用FPGA芯片在辐照环境下因太空中辐照能量粒子造成编程点单粒子翻转问题。该方法根据用户电路逻辑类型进行分类，第一类为输入逻辑、第二类为非反馈逻辑、第三类为反馈逻辑、第四类为输出逻辑。本发明针对四种类型逻辑分别提出不同的三模冗余抗辐照处理方法。该方法是处理各种用户电路映射到商用FPGA的一种普适性方法。既有广泛代表性，又具有通用性，同时也兼备实用性。
商用现场可编程器件用于辐照环境下三模冗余方法

[发明专利]一种现场可编程器件FPGA逻辑单元模型及其通用装箱算法-CN200910130548.7无效
发明人：杨萌;王侃文;周学功;童家榕 -专利权人：复旦大学
申请日： 2009-03-27 - 公布日： 2009-08-26 - 主分类号： G06F17/50 文献下载
摘要：本发明涉及一种现场可编程器件FPGA逻辑单元模型及其通用装箱算法，它根据逻辑单元中所能实现用户电路逻辑功能类型进行分析和建模，按照其相互驱动情况可以分成三级，第一级为查找表，第二级为专用器件，第三级为时序器件，该模型能广泛地描述现有商用FPGA芯片逻辑单元结构。基于此模型本发明提出自下而上的通用逻辑单元装箱算法，该算法分别对用户电路中以专用器件为核心的器件、以时序器件为核心的器件和以查找表为核心的器件依次创建自定义逻辑器件，最后采用增益函数计算对这些自创的逻辑器件进行装箱，是处理各种逻辑单元装箱问题的一种普适性算法。既有广泛代表性，又具有通用性，同时也兼备实用性；时间开销性能优异，适用于大规模的用户电路。
一种现场可编程器件 fpga 逻辑单元模型及其通用装箱算法

[发明专利]可进化数字电路及其进化方法-CN200910047852.5有效
发明人：来金梅;杨华秋;陈利光;童家榕 -专利权人：复旦大学
申请日： 2009-03-20 - 公布日： 2009-08-19 - 主分类号： H03K19/177 文献下载
摘要：本发明提供了一种可进化数字电路及其进化方法，可进化数字电路包括可进化组合电路、用作接口的边界扫描模块和连接单元，可进化组合电路的输出端与所述状态寄存器的输入端连接，连接单元为多路选择器，多路选择器的一路与边界扫描模块相连，另一路与状态寄存器的输出端相连，在选通与边界扫描模块相连的一路时，将边界扫描模块施加的激励向量输入到可进化组合电路，在选通与状态寄存器相连的一路时，将状态寄存器的输出反馈到所述可进化组合电路中。该可进化数字电路具有通用测试接口，提高可进化数字电路的通用性，该电路兼容时序电路与组合电路。
进化数字电路及其方法

[发明专利]一种虚拟FPGA结构建模及其映射方法-CN200810204779.3无效
发明人：来金梅;卜海祥;张火文;陈利光;童家榕 -专利权人：复旦大学
申请日： 2008-12-17 - 公布日： 2009-06-03 - 主分类号： G06F17/50 文献下载
摘要：本发明提出了一种基于n输入LUT的可进化虚拟FPGA结构模型的建模及其映射方法，它以任意n输入LUT作为电路进化的基本单元，并由这样的基本单元组成一个虚拟FPGA阵列结构；对2～5输入LUT的各种虚拟FPGA结构模型进行比较分析，得到了一种最佳的基于3输入LUT的虚拟FPGA结构模型；同时，提出了一种将该虚拟结构映射到实际FPGA底层结构的方法，从而实现对FPGA底层结构配置位串的直接操作。与现有技术相比，利用本发明所建立的虚拟FPGA结构模型提高了进化效率和FPGA逻辑资源的利用率，而且具有很好的灵活性和通用性。
一种虚拟 fpga 结构建模及其映射方法

[发明专利]可配置的可编程逻辑单元的时序控制电路-CN200810038576.1有效
发明人：来金梅;潘光华;王元;陈利光;童家榕 -专利权人：复旦大学
申请日： 2008-06-05 - 公布日： 2008-10-15 - 主分类号： H03K19/173 文献下载
摘要：本发明属于集成电路设计技术领域，具体为一种可配置的可编程逻辑单元的时序控制电路。该电路由脉冲宽度产生电路、分布式RAM写入使能脉冲信号(WS_G、WS_F)产生电路和移位寄存器两相非交叠信号(C1_G、C2_G、C1_F、C2_F)产生电路组成；它与五个编程点ramG、ramF、ram_both、shiftG以及shiftF连接。本发明通过配置不同编程点的值使得时序控制电路产生多种分布式RAM功能(16×1、16×2、32×1、16×1_dualport)所需要的写入使能脉冲信号以及移位寄存器功能所需要的两相非交叠信号。
配置可编程逻辑单元时序控制电路

[发明专利]可编程逻辑器件快速逻辑块映射方法-CN200810034035.1无效
发明人：来金梅;蔡丹;童家榕 -专利权人：复旦大学
申请日： 2008-02-28 - 公布日： 2008-08-20 - 主分类号： G06F17/50 文献下载
摘要：本发明属于电子技术领域，具体为一种FPGA快速逻辑块映射方法。提出对可编程逻辑单元分层分类映射以降低算法的复杂度、引入匹配度系数以提高算法的性能，得到了一种高性能的快速FPGA逻辑块映射方法。实验数据表明，本发明的性能与传统的子图同构匹配映射算法相比提高了12.59％，算法复杂度大大降低，由O(mⁿ)降至O(m^n/2)，可广泛地应用于现代主流FPGA逻辑单元结构的映射，并极大地提高FPGA逻辑块映射模块在整个FPGA CAD流程中的运行效率及算法可扩展性。这种高性能快速FPGA逻辑块映射方法还可以指导FPGA可编程逻辑单元硬件结构设计，使得硬件设计工程师在流片前的就可以预估可编程逻辑单元的结构优劣，大大缩短设计周期，提高新器件的设计成功率，节约设计成本。
可编程逻辑器件快速映射方法

1
2
3
下一页»
尾页
共 33 条