|
|
钻瓜专利网为您找到相关结果 309个，建议您 升级VIP下载更多相关专利
- [发明专利]位流配置检查方法、装置及存储介质-CN202310761886.0在审
-
陈逸韬;张勇;温长清
-
深圳市紫光同创电子有限公司
-
2023-06-26
-
2023-10-24
-
G06F30/398
- 本申请公开了一种位流配置检查方法、装置及存储介质，涉及数字集成电路领域，该方法包括：基于非压缩位流生成解析位流数据文件，所述解析位流数据文件用于提供所述非压缩位流配置到至少一个目标模块的位流数据；使用压缩位流对芯片进行仿真，并生成仿真位线数据文件，所述仿真位线数据文件用于提供所述压缩位流被传输到所述目标模块的位线上的位线数据；将所述解析位流数据文件与所述仿真位线数据文件进行对比，得到所述目标模块的配置检查结果。因此，本申请分别使用压缩位流和非压缩位流通过不同方式获得数据的形式，规避了两种位流进行配置验证的重复性，同时在保证两种位流配置一致性的层面，提高了全芯片层级配置检查的完备性。
- 流配检查方法装置存储介质
- [发明专利]可编程逻辑电路-CN202310506585.3在审
-
王长龙;沈培福;余康;刘贝贝;张恒;张敏;傅启攀
-
深圳市紫光同创电子有限公司
-
2023-05-06
-
2023-09-08
-
G06F15/78
- 本申请公开了一种可编程逻辑电路，该电路包括：第一查找表电路，用于根据所接收到的输入信号产生第一输出信号输出；第二查找表电路，用于根据所接收到的输入信号分别产生进位传播信号和进位产生信号输出，并选择进位传播信号或进位产生信号输出；第一选择电路，用于接收进位输入信号和进位产生信号，根据进位传播信号选择进位输入信号或进位产生信号输出；第二选择电路，用于接收第一输出信号和第二输出信号，并根据选择输出信号选择第一输出信号或第二输出信号输出。本申请提供的可编程逻辑电路包括多变量函数的加法运算，提高了可编程逻辑器件在加法运算模式下的配置灵活度和逻辑资源的利用效率。
- 可编程逻辑电路
- [发明专利]一种电路结构-CN202111518811.7有效
-
余康;刘贝贝
-
深圳市紫光同创电子有限公司
-
2021-12-13
-
2023-08-29
-
G06F7/50
- 本申请公开了一种电路结构，包括至少两级可配置逻辑单元电路级联，可配置逻辑单元电路包括两个查找表单元：分别有第一至第五输入端，且五个输入端复用输入信号；四个数据选择器：第一数据选择器分别连接第二查找表单元的输出端和可配置逻辑单元电路的第六输入端；第二数据选择器分别连接可配置逻辑单元电路的第六输入端和第七输入端；第三数据选择器分别连接第一数据选择器的输出端、可配置逻辑单元电路的第七输入端以及第一查找表单元的输出端；第四数据选择器分别连接第一查找表单元的输出端、第二查找表单元的输出端以及第二数据选择器的输出端。通过所述可配置逻辑单元电路的输入端实现了一类可编程逻辑器件中整数加法和减法的运算。
- 一种电路结构
- [发明专利]一种时间戳脉冲同步方法-CN202111521250.6有效
-
宣学雷;周天浩;李宁
-
深圳市紫光同创电子有限公司
-
2021-12-13
-
2023-08-29
-
H04J3/06
- 本申请公开了一种时间戳脉冲同步方法，属于可编程逻辑器件技术领域。通过采样输入至报文发送端的第一时间戳脉冲信号至源时钟，第一时间戳脉冲信号用于在所述报文发送端的报文数据传输过程中指示报文头位置；采样输入至报文接收端的第二时间戳脉冲信号至源时钟，第二时间戳脉冲信号用于在所述报文接收端的报文数据传输过程中指示基准点位置；在源时钟内生成格雷码，源时钟为生成所述第一时间戳脉冲信号与第二时间戳脉冲信号的时钟；同步第一时间戳脉冲信号、第二时间戳脉冲信号以及格雷码至用户时钟。解决了现有的时间戳同步技术导致的占空比差、精度低的问题，实现了在可编程逻辑器件中的时间戳脉冲信号同步中获得高精度。
- 一种时间脉冲同步方法
- [发明专利]一种进位逻辑电路-CN202211066540.0有效
-
余康;沈培福;孔彪;王长龙;刘贝贝;张敏
-
深圳市紫光同创电子有限公司
-
2022-09-01
-
2023-08-29
-
G06F7/505
- 本申请公开了一种进位逻辑电路。该进位逻辑电路的第一查找表的第一至第五输入端分别用于接收第一至第五输入信号，第一查找表的第一输出端耦接至进位级联多路复用器的第一输入端，第一查找表的第二输出端为进位逻辑电路的第一输出端；第二查找表的第一至第三输入端分别耦接至第一查找表的第一至第三输入端，第二查找表的第四至第五输入端分别耦接至第一级联多路复用器的输出端和第二级联多路复用器的输出端，第二查找表的第一输出端耦接至进位级联多路复用器的选择端；第二查找表的第二输出端为进位逻辑电路的第二输出端；本申请提供的进位逻辑电路，释放出第一查找表的一个输出资源用于配置附加功能，大幅度提高了进位逻辑电路的函数表达能力。
- 一种进位逻辑电路
- [发明专利]一种延迟链电路及电子设备-CN202310421725.7在审
-
陆颢瓒;武鹏;宣学雷
-
深圳市紫光同创电子有限公司
-
2023-04-19
-
2023-08-22
-
H03K5/134
- 本申请提供一种延迟链电路及电子设备，延迟链电路包括延迟支路、反相处理支路和毛刺消除支路；延迟支路接收输入信号得到第一延迟信号和第二延迟信号；反相处理支路接收第一延迟信号得到第三延时信号，以及接收第二延迟信号得到第四延迟信号；毛刺消除支路对第三延迟信号和第四延迟信号进行合并得到合并后的信号，对合并后的信号进行反相处理后得到输出信号；当需要调整延迟链时，调整第一延迟信号和第二延迟信号中任意一个的延迟量，使毛刺仅出现在第一延迟信号上或仅出现在第二延迟信号上，通过对第三延迟信号和第四延迟信号合并使毛刺消除，从而实现在不中断输入信号的背景下动态调整延迟链的延迟，实现无毛刺切换延迟链。
- 一种延迟电路电子设备
- [发明专利]并行有限域乘法装置-CN202011457153.0有效
-
曾智鸣;宣学雷
-
深圳市紫光同创电子有限公司
-
2020-12-10
-
2023-08-08
-
G06F7/523
- 本发明提供了一种并行有限域乘法装置，包括级联的M个逻辑处理模块，第一个逻辑处理模块的第一输入端接收第一运算数；第一个逻辑处理模块的第二输入端接收零值；第一个逻辑处理模块的第三输入端接收第二运算数的第0位；第m个逻辑处理模块的第一输入端与第m‑1个逻辑处理模块的第一输出端连接；第m个逻辑处理模块的第二输入端与第m‑1个逻辑处理模块的第二输出端连接；第m个逻辑处理模块的第三输入端接收第二运算数的第m‑1位；每个逻辑处理模块的第四输入端均并联在一起并接收第三运算数。本发明的并行有限域乘法装置，通过级联的M个逻辑处理模块，根据级联的逻辑处理模块数量不同可用于不同长度的有限域乘法、且无需进行多项式乘法。
- 并行有限乘法装置
- [发明专利]相位检测方法及装置-CN202210095390.X在审
-
陈新剑;梁远军
-
深圳市紫光同创电子有限公司
-
2022-01-26
-
2023-08-04
-
G01R25/00
- 本发明公开了一种相位检测方法，应用于现场可编程逻辑门阵列技术领域。本发明提供的方法包括：接收输入脉冲信号；获取所述输入脉冲信号的主采样点；计算所述主采样点的前一单位时间内，所述输入脉冲信号的波形曲线与时间轴形成的第一面积；计算所述主采样点的后一单位时间内，所述输入脉冲信号的波形曲线与时间轴形成的第二面积；通过所述比较器比较所述第一面积和所述第二面积的大小，得到所述第一比较结果；通过数据采样电路处理所述输入脉冲信号，得到第一相位信息；通过误差采样电路处理所述第一比较结果，得到第一误差信息；通过相位检测电路的预设真值规则，对所述第一相位信息和所述第一误差信息进行计算，得到相位检测结果。
- 相位检测方法装置
- [发明专利]一种查找表电路-CN202211069603.8有效
-
刘贝贝;王长龙;沈培福;余康;傅启攀;张敏
-
深圳市紫光同创电子有限公司
-
2022-09-01
-
2023-07-18
-
G06F7/50
- 本申请属于集成电路技术领域，公开了一种查找表电路。该第一查找表的第一至第五输入端分别被配置为接收第一输入、第二输入、第三输入或第七输入、第四输入以及第五输入或第六输入，第一查找表的第一输出端被配置为查找表电路的第一输出，第一查找表的第二输出端和第三输出端分别耦接至进位级联多路复用器的选择端和第一输入端；第二查找表的第一至第五输入端分别被配置为接收第一输入、第二输入、第三输入、第四输入或第八输入以及第五输入或进位输入，第二查找表的输出端被配置为查找表电路的第二输出；本申请提供查找表电路的两个五输入查找表的重叠逻辑少，大幅度提高了查找表电路的可配置功能，增加了查找表电路的函数表达能力。
- 一种查找电路
|
