“池田仁史”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果14个，建议您升级VIP下载更多相关专利

[发明专利]虚拟静态随机存取存储器-CN202111460264.1在审
发明人： 池田仁史;佐藤贵彦 -专利权人：华邦电子股份有限公司
申请日： 2021-12-02 - 公布日： 2023-06-06 - 主分类号： G11C11/406 文献下载
摘要：本发明提供可以提升数据传送速度的虚拟静态随机存取存储器。虚拟静态随机存取存储器，在第一操作中经过从输入指令以及列地址开始的初期延迟后，进行对应被输入的列地址以及行地址的存储单元的数据的输入或输出，包括控制部，在满足特定条件时，将在所述第一操作后的第二操作中的延迟控制为比所述初期延迟更短。
虚拟静态随机存取存储器

[发明专利]用于伪静态随机存取存储器的控制电路以及控制方法-CN201910232024.2有效
发明人： 池田仁史 -专利权人：华邦电子股份有限公司
申请日： 2019-03-26 - 公布日： 2022-07-19 - 主分类号： G11C11/408 文献下载
摘要：本发明提供一种用于伪静态随机存取存储器的控制电路以及控制方法。控制电路基于外部时脉对数据的锁存次数进行计数以产生第一计数值，基于非同步行地址选通时脉对数据的写入次数进行计数以产生第二计数值，并且比较第一计数值与第二计数值。控制电路在非同步模式依据非同步行地址选通时脉以提供行地址选通时脉。当第一次发生第一计数值等于第二计数值时，控制电路将由写入操作的非同步模式进入同步模式以将非同步行地址选通时脉的周期调整为外部时脉的周期。
用于静态随机存取存储器控制电路以及控制方法

[发明专利]存储器系统及其操作方法-CN202010572559.7在审
发明人： 池田仁史 -专利权人：华邦电子股份有限公司
申请日： 2020-06-22 - 公布日： 2022-01-07 - 主分类号： G11C11/406 文献下载
摘要：本发明提供一种存储器系统及其操作方法。存储器系统包括多个伪静态随机存取存储器芯片以及存储器控制器。伪静态随机存取存储器芯片互相耦接。当各伪静态随机存取存储器芯片接收到动作命令时，判断本身是否会发生刷新冲突，并据以产生冲突信号。存储器控制器根据冲突信号控制伪静态随机存取存储器芯片。所有伪静态随机存取存储器芯片共享各自的冲突信号，以同步地进行相同的延迟。
存储器系统及其操作方法

[发明专利]动态随机存取存储器-CN201810787811.9有效
发明人：藤冈伸也;池田仁史 -专利权人：华邦电子股份有限公司
申请日： 2018-07-18 - 公布日： 2021-08-10 - 主分类号： G11C11/406 文献下载
摘要：本发明提供一种动态随机存取存储器(DRAM)。所述DRAM包括一温度传感器、一动态存储器阵列、一控制电路、多个电力供应电路以及一电力控制电路。温度传感器感测DRAM的操作温度。控制电路耦接至动态存储器阵列，以及存取与管理动态存储器阵列。电力供应电路供电给动态存储器阵列与控制电路。电力控制电路控制所述多个电力供应电路的供电输出。当DRAM进入自刷新模式时，电力控制电路依照DRAM的操作温度而选择性地切换于低功率控制状态与通常功率控制状态之间。
动态随机存取存储器

[发明专利]伪静态随机存取存储器及其控制方法-CN201810282429.2有效
发明人：森郁;池田仁史 -专利权人：华邦电子股份有限公司
申请日： 2018-04-02 - 公布日： 2021-05-04 - 主分类号： G11C11/413 文献下载
摘要：一种伪静态随机存取存储器及其控制方法。控制方法包括在写入操作中，对由外部以基准时脉信号输入至伪静态随机存取存储器的数据进行计数，以产生第一计数值；在写入操作中，对以内置时脉信号而写入至伪静态随机存取存储器的动态存储器阵列的数据进行计数，以产生第二计数值，内置时脉信号的初始周期小于基准时脉信号的周期。比较第一计数值及第二计数值，当第一计数值等于第二计数值时致能写入匹配信号；当接收到被致能的写入匹配信号时，将写入操作由非同步模式转换成同步模式，以将内置时脉信号的周期调整为与基准时脉信号的周期相同。
静态随机存取存储器及其控制方法

[发明专利]存储器设备、存储器控制器和存储器系统-CN200710135818.4有效
发明人：川久保智广;山口秀策;池田仁史;内田敏也;小林广之;神田达哉;山本喜史;白川晓;宫本哲生;大塚龙志;高桥秀长;栗田昌德;镰田心之介;佐藤绫子 -专利权人：富士通株式会社
申请日： 2007-07-13 - 公布日： 2008-06-25 - 主分类号： G11C11/406 文献下载
摘要：本发明提供了存储器设备、存储器控制器和存储器系统。一种响应于来自存储器控制器的命令而被操作的存储器设备具有多个存储体，该多个存储体分别具有包括存储器单元阵列和解码器的存储器核心并且被存储体地址选择；以及控制电路，该控制电路响应于后台刷新命令，致使由存储器控制器设置的刷新目标存储体内的存储器核心相继执行刷新操作多次，次数对应于由存储器控制器设置的刷新突发长度，并且在由刷新目标存储体内的存储器核心执行的刷新操作期间，该控制电路响应于正常操作命令，还致使除刷新目标存储体之外的被存储体地址选择的存储体内的存储器核心执行与正常操作命令相对应的正常存储器操作。
存储器设备控制器系统

[发明专利]存储器设备、存储器控制器和存储器系统-CN200710130542.0有效
发明人： 池田仁史;佐藤贵彦;神田达哉;内田敏也;小林广之;白川晓;宫本哲生;山本喜史;大塚龙志;高桥秀长;栗田昌德;镰田心之介;佐藤绫子 -专利权人：富士通株式会社
申请日： 2007-07-11 - 公布日： 2008-06-25 - 主分类号： G11C8/12 文献下载
摘要：本发明公开了一种存储器设备、存储器控制器和存储器系统。该存储器设备具有：多个存储体，每个存储体具有存储器单元阵列，所述存储器单元阵列具有分别由行地址选择的多个页区域，并且每个存储体由存储体地址选择；行控制器，所述行控制器响应于第一操作代码控制每个存储体内页区域的激活；以及一组数据输入/输出端子。每个被激活的页区域内的存储器单位区域是基于列地址访问的。行控制器响应于与第一命令一起提供的多存储体信息数据和提供的存储体地址生成用于多个存储体的存储体激活信号，并响应于提供的存储体地址和提供的行地址生成多个存储体中的每一个的行地址。这多个存储体响应于存储体激活信号和由行地址计算器生成的行地址激活页区域。
存储器设备控制器系统

[发明专利]半导体存储器及其操作方法-CN200710103315.9有效
发明人： 池田仁史 -专利权人：富士通株式会社
申请日： 2007-05-18 - 公布日： 2007-11-21 - 主分类号： G11C7/10 文献下载
摘要：本发明提供一种半导体存储器及其操作方法。该半导体存储器中的操作控制电路，在芯片使能信号激活期间，根据第一存取命令的接收执行第一存取操作，并在芯片使能信号激活期间，根据下一个存取命令的接收，在比第一存取操作更短的时间内执行对存储核心进行存取的第二存取操作。因此，通过在相同的存取端子处接收相同的存取命令，就能够执行存取时间不同的两种类型的存取操作。无需在对半导体存储器进行存取的控制器等器件中形成专用端子，以在两种类型的操作之间进行区分。第一与第二存取操作的选择性使用提高了半导体存储器的操作效率。因此，能够提高半导体存储器的操作效率而无需增加整合半导体存储器的系统的成本。
半导体存储器及其操作方法

[发明专利]半导体存储器器件-CN200510115247.9无效
发明人： 池田仁史;森郁;奥山好明 -专利权人：富士通株式会社
申请日： 2005-11-11 - 公布日： 2007-01-10 - 主分类号： G11C29/00 文献下载
摘要：本发明公开了一种半导体存储器器件。均衡电路响应于激活均衡控制信号将一对位线彼此连接，并将该对位线连接到预充电电压线。均衡控制电路响应于第一定时信号的激活，将均衡控制信号去激活。字线驱动电路响应于第二定时信号的激活而激活字线中的一条。定时控制电路的第一信号生成电路生成第一定时信号。定时控制电路的第二信号生成电路在均衡控制信号随第一定时信号的激活而被去激活之后，激活第二定时信号。第二信号生成电路的延迟控制电路相对于在正常模式中第二定时信号的激活定时，在测试模式中延迟第二定时信号的激活定时。
半导体存储器器件

[发明专利]存储器设备-CN200410091683.2有效
发明人： 池田仁史 -专利权人：富士通株式会社
申请日： 2004-11-30 - 公布日： 2006-01-04 - 主分类号： G11C11/401 文献下载
摘要：提供了一种存储器设备，其具有：在内部产生刷新命令的刷新控制电路；刷新中断控制电路，当从外部输入写命令时，所述刷新中断控制电路产生刷新中断信号，以在预定期间内接受刷新命令；命令译码器，当从外部输入写命令时，在由刷新中断信号引起的刷新命令接受期间结束之后，并且如果正在进行刷新操作则在等待所述刷新操作结束之后，所述命令译码器指示写操作；和比较电路，当在由刷新中断信号引起的刷新命令接受期间中产生了刷新命令时，所述比较电路指示刷新操作。
存储器设备

[发明专利]半导体存储器-CN200510001766.2有效
发明人： 池田仁史 -专利权人：富士通株式会社
申请日： 2005-01-19 - 公布日： 2005-11-23 - 主分类号： G11C11/401 文献下载
摘要：本发明提供了一种半导体存储器。锁存信号发生器与如下定时中的较晚的一个同步地生成锁存信号：通过将芯片使能信号延迟而获得的延迟芯片使能信号被激活的定时，和时钟信号的转变定时。锁存电路与锁存信号同步地锁存由信号输入缓冲器接收的输入信号。通过根据输入信号相对于时钟信号的建立时间改变生成锁存信号的定时，可以减少待机电流，并防止由输入信号的不正确锁存导致的半导体存储器的误操作。
半导体存储器

[发明专利]数据传输方法及系统-CN03825274.0有效
发明人：藤冈伸也;佐藤光德;池田仁史;奥山好明;大野润 -专利权人：富士通株式会社
申请日： 2003-06-27 - 公布日： 2005-11-23 - 主分类号： G06F12/00 文献下载
摘要：本发明提供了一种数据传输方法及系统，其中，当使用闪存来代替SRAM时，使得向闪存的写入时间长度不会作为系统操作而显现在表面上。所述数据传输方法的特征在于包含如下各步骤：从控制器向易失性存储器写入数据；使易失性存储器成为传输处理状态；从传输处理状态的易失性存储器向非易失性存储器传输数据；以及在确认数据传输结束后解除易失性存储器的传输处理状态。
数据传输方法系统

[发明专利]半导体存储器设备-CN03825255.4有效
发明人： 池田仁史;藤冈伸也;泽村贵宽 -专利权人：富士通株式会社
申请日： 2003-06-30 - 公布日： 2005-11-23 - 主分类号： G11C11/407 文献下载
摘要：在连续模式中，字控制电路重叠地激活对应于起始行地址和下一行地址的字线。相应地，即使在起始地址表明连接到字线的末存储器单元的情形下，字线的切换操作也变得不必要。因此可以顺序方式访问连接到不同字线的存储器单元。即，访问半导体存储器设备的控制器可不中断数据地访问存储器。这可防止数据传输速率的降低。而且，也不必形成用于将字线正被切换的事实通知控制器的信号和控制电路，于是半导体存储器设备的结构和控制器的控制电路可被简化。这降低了系统成本。
半导体存储器设备

[发明专利]半导体存储器-CN03107623.8无效
发明人： 池田仁史 -专利权人：富士通株式会社
申请日： 2003-03-21 - 公布日： 2004-03-03 - 主分类号： G11C11/401 文献下载
摘要：本发明涉及一种缩短刷新操作时间的半导体存储器。用于地址的REF－ACT比较电路比较刷新请求信号(srtz)和有效请求信号(atdpz)，并且在有效请求信号(atdpz)之前已经输入了刷新请求信号(srtz)的情况下将刷新地址入口信号(ialz)立即输出到行加法锁存电路中。用于指令的REF－ACT比较电路比较通过延迟刷新请求信号(srtz)获得的延迟的刷新请求信号(srtdz)和有效请求信号(atdpz)，在有效请求信号(atdpz)之前已经输入了延迟的刷新请求信号(srtdz)的情况下输出刷新执行请求信号(refpz)，以及在延迟的刷新请求信号(srtdz)之前已经输入了有效请求信号(atdpz)的情况下输出有效执行请求信号(actpz)。
半导体存储器

1
共 14 条