“佐藤绫子”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果8个，建议您升级VIP下载更多相关专利

[发明专利]线圈装置及无线电力传输装置-CN201610798136.0有效
发明人：福泽成敏;佐藤绫子;佐圆恒启 -专利权人： TDK株式会社
申请日： 2016-08-31 - 公布日： 2020-08-07 - 主分类号： H02J50/10 文献下载
摘要：本发明提供一种线圈装置及无线电力传输装置，其能够可靠地检测在构成电容器电路的多个电容器元件的任一个上发生了断路故障或短路故障。线圈装置(Lu1)具备电力传输用线圈(L1)、与电力传输用线圈(L1)连接且具有多个电容器元件(CAP1)的电容器电路(X1)、接近地配置于电力传输用线圈(L1)的导电性的金属部(SD)、测量在金属部(SD)产生的电压或电流的测量部(VSG1)。
线圈装置无线电力传输

[发明专利]存储器设备、存储器控制器和存储器系统-CN201310149357.1有效
发明人：佐藤贵彦;内田敏也;神田达哉;宫本哲生;白川晓;山本喜史;大塚龙志;高桥秀长;栗田昌德;镰田心之介;佐藤绫子 -专利权人：富士通半导体股份有限公司
申请日： 2007-07-11 - 公布日： 2013-08-21 - 主分类号： G11C11/408 文献下载
摘要：本发明提供了一种存储器设备、存储器控制器和存储器系统。该存储器设备具有：具有多个存储器单位区域的存储器单元阵列，其中每个单位区域由地址选择；多个输入/输出端子；以及前两者之间的输入/输出单元。每个存储器单位区域中存储有分别与多个输入/输出端子相对应的多个字节或比特数据项，并且存储器单元阵列和输入/输出单元响应于第一操作代码，基于输入地址和字节或比特的组合信息访问存储在与输入地址相对应的第一存储器单位区域和与第一存储器单位区域相邻的第二存储器单位区域中的多个字节或比特，然后从被访问的第一和第二存储器单位区域内的多个字节或比特中，将基于组合信息的多个字节或比特的组合与多个输入/输出端子相关联。
存储器设备控制器系统

[发明专利]存储器设备、存储器控制器和存储器系统-CN200710135818.4有效
发明人：川久保智广;山口秀策;池田仁史;内田敏也;小林广之;神田达哉;山本喜史;白川晓;宫本哲生;大塚龙志;高桥秀长;栗田昌德;镰田心之介;佐藤绫子 -专利权人：富士通株式会社
申请日： 2007-07-13 - 公布日： 2008-06-25 - 主分类号： G11C11/406 文献下载
摘要：本发明提供了存储器设备、存储器控制器和存储器系统。一种响应于来自存储器控制器的命令而被操作的存储器设备具有多个存储体，该多个存储体分别具有包括存储器单元阵列和解码器的存储器核心并且被存储体地址选择；以及控制电路，该控制电路响应于后台刷新命令，致使由存储器控制器设置的刷新目标存储体内的存储器核心相继执行刷新操作多次，次数对应于由存储器控制器设置的刷新突发长度，并且在由刷新目标存储体内的存储器核心执行的刷新操作期间，该控制电路响应于正常操作命令，还致使除刷新目标存储体之外的被存储体地址选择的存储体内的存储器核心执行与正常操作命令相对应的正常存储器操作。
存储器设备控制器系统

[发明专利]存储器设备、存储器控制器和存储器系统-CN200710130543.5有效
发明人：佐藤贵彦;内田敏也;神田达哉;宫本哲生;白川晓;山本喜史;大塚龙志;高桥秀长;栗田昌德;镰田心之介;佐藤绫子 -专利权人：富士通株式会社
申请日： 2007-07-11 - 公布日： 2008-06-25 - 主分类号： G11C7/10 文献下载
摘要：本发明提供了一种图像存储器、图像存储器系统和存储器控制器。该存储器设备具有：具有多个存储器单位区域的存储器单元阵列，其中每个单位区域由地址选择；多个输入/输出端子；以及前两者之间的输入/输出单元。每个存储器单位区域中存储有分别与多个输入/输出端子相对应的多个字节或比特数据项，并且存储器单元阵列和输入/输出单元响应于第一操作代码，基于输入地址和字节或比特的组合信息访问存储在与输入地址相对应的第一存储器单位区域和与第一存储器单位区域相邻的第二存储器单位区域中的多个字节或比特，然后从被访问的第一和第二存储器单位区域内的多个字节或比特中，将基于组合信息的多个字节或比特的组合与多个输入/输出端子相关联。
存储器设备控制器系统

[发明专利]存储器设备、存储器控制器和存储器系统-CN200710130542.0有效
发明人：池田仁史;佐藤贵彦;神田达哉;内田敏也;小林广之;白川晓;宫本哲生;山本喜史;大塚龙志;高桥秀长;栗田昌德;镰田心之介;佐藤绫子 -专利权人：富士通株式会社
申请日： 2007-07-11 - 公布日： 2008-06-25 - 主分类号： G11C8/12 文献下载
摘要：本发明公开了一种存储器设备、存储器控制器和存储器系统。该存储器设备具有：多个存储体，每个存储体具有存储器单元阵列，所述存储器单元阵列具有分别由行地址选择的多个页区域，并且每个存储体由存储体地址选择；行控制器，所述行控制器响应于第一操作代码控制每个存储体内页区域的激活；以及一组数据输入/输出端子。每个被激活的页区域内的存储器单位区域是基于列地址访问的。行控制器响应于与第一命令一起提供的多存储体信息数据和提供的存储体地址生成用于多个存储体的存储体激活信号，并响应于提供的存储体地址和提供的行地址生成多个存储体中的每一个的行地址。这多个存储体响应于存储体激活信号和由行地址计算器生成的行地址激活页区域。
存储器设备控制器系统

[发明专利]半导体器件-CN200610142094.1有效
发明人：山崎雅文;铃木孝章;中村俊和;江渡聪;三代俊哉;佐藤绫子;米田隆之;川村典子 -专利权人：富士通株式会社
申请日： 2002-05-22 - 公布日： 2007-03-14 - 主分类号： G11C29/36 文献下载
摘要：逻辑芯片和被此逻辑芯片存取的存储芯片安装在同一封装中。在第一测试方式下逻辑芯片的模式发生器运行以便为存储芯片产生内部测试模式。模式选择器在第一测试方式下选择从模式发生器输出的内部测试模式，在第二测试方式下选择通过测试终端提供的外部测试模式，并把所选择的测试模式输出到存储芯片。根据方式选择信号，使用在逻辑芯片中产生的内部测试模式(第一测试模式)或者从外部提供的外部测试模式(第二测试模式)，安装在封装中的存储芯片得到测试。
半导体器件

[发明专利]半导体存储器件-CN03157580.3有效
发明人： 佐藤绫子;松宫正人;江渡聪 -专利权人：富士通株式会社
申请日： 2003-09-24 - 公布日： 2004-05-19 - 主分类号： G11C11/401 文献下载
摘要：一种双单元型半导体存储器件，其中的芯片面积可以被减小。在用于将数据作为互补信息存储在至少一对存储单元中的双单元型半导体存储器件中，存储单元按照位线被设置的间隔布置在多个字线上。至少存储了互补信息并且代表多个各自连接到一对位线上的区域的一对存储单元形成一个双单元。
半导体存储器件

[发明专利]半导体器件-CN02120065.3有效
发明人：山崎雅文;铃木孝章;中村俊和;江渡聪;三代俊哉;佐藤绫子;米田隆之;川村典子 -专利权人：富士通株式会社
申请日： 2002-05-22 - 公布日： 2003-03-26 - 主分类号： H01L27/00 文献下载
摘要：逻辑芯片和被此逻辑芯片存取的存储芯片安装在同一封装中。在第一测试模式下逻辑芯片的模式发生器运行以便为存储芯片产生内部测试模式。模式选择器在第一测试模式下选择从模式发生器输出的内部测试模式，在第二测试模式下选择通过测试终端提供的外部测试模式，并把所选择的测试模式输出到存储芯片。根据模式选择信号，使用在逻辑芯片中产生的内部测试模式(第一测试模式)或者从外部提供的外部测试模式(第二测试模式)，安装在封装中的存储芯片得到测试。
半导体器件

1
共 8 条