专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果283个,建议您升级VIP下载更多相关专利
  • [发明专利]近似计算电路-CN202210358050.1在审
  • 孙亚男;汪登峰;何卫锋;王琴;毛志刚 - 上海交通大学
  • 2022-04-06 - 2023-10-24 - G06F7/501
  • 本发明提供了一种近似计算电路,包括:存算子阵列,包括:多个呈矩阵式排列的存算单元,每个存算单元用于存储数字域的权重信号以及接收数字域的输入信号,对输入信号和权重信号进行点乘计算,并输出点乘结果;近似加法树,包括:从下至上依次连接的第1层~第n层加法器链路,第1层加法器链路的输入为多个点乘结果,上一层的加法器链路接收下一层的加法器链路的运算结果,第n层加法器链路输出累加和的结果;存算单元和加法器链路均分别由碳基材料的NMOS管和PMOS管组成。本发明减少了模拟域存算中模数转换的电路和过程,并且利用近似计算机制节省了数字域存算的面积和开销,同时,相比于模拟域运算提高了运算结果的准确度。
  • 近似计算电路
  • [发明专利]一种针对全血细胞散点图的定量分析方法及系统-CN202310157013.9有效
  • 刘彦;郑沁;蒙强;毛志刚;廖红艳;徐元新 - 四川大学
  • 2023-02-23 - 2023-10-20 - G06V10/40
  • 本发明属于图像定量分析技术领域,公开了一种针对全血细胞散点图的定量分析方法及系统。首先对全血细胞散点图进行全局信息提取和局部信息提取,得到包含全血细胞散点图中所有散点细胞群落的位置分布信息的粗尺度图像,以及包含全血细胞散点图中单个散点细胞群落的内部特征信息的细尺度图像;然后采用卷积神经网络和胶囊网络对粗尺度图像进行特征提取,得到第一特征信息;采用卷积神经网络和残差网络对细尺度图像进行特征提取,得到第二特征信息;最后通过多层感知机从第一特征信息和所述第二特征信息中提取出高维定量特征信息,为下游APL筛查提供可靠的数据支撑,克服了现有的全自动血细胞分析仪仅针对细胞进行粗分类及计数的缺陷。
  • 一种针对血细胞散点图定量分析方法系统
  • [发明专利]存算单元及存内计算电路-CN202210247955.1在审
  • 孙亚男;李智;何卫锋;王琴;毛志刚 - 上海交通大学
  • 2022-03-14 - 2023-09-22 - G11C11/417
  • 本发明提供了一种存算单元及存内计算电路,包括:6T SRAM单元,用于存储数字域的权重数据;若干个或非门,每个所述或非门的第一输入端均连接所述6T SRAM单元的权重点,每个所述或非门的第二输入端分别接收数字域的输入数据,每个所述或非门的输出端输出该或非门接收的所述输入数据和所述权重数据的部分积。本发明可以在数字域内进行近似乘法计算,以使得计算电路具有高性能、低功耗和高鲁棒性的优势。
  • 单元计算电路
  • [发明专利]一种嵌入式动态随机存储器增益单元及其操作方法-CN202010832159.5有效
  • 孙亚男;蒋家琛;刘维祎;王琴;毛志刚 - 上海交通大学
  • 2020-08-18 - 2023-09-01 - G11C11/408
  • 本发明提供例了一种嵌入式动态随机存储器增益单元及其操作方法,增益单元包括写传输晶体管,第一读传输晶体管、第二读传输晶体管和写耦合晶体管,以及写字线、写位线、读字线、读位线、写耦合控制线;写传输晶体管的栅极连接写字线;第二读传输晶体管的栅极连接电荷存储节点,源极或漏极中的一极连接固定电位;写耦合晶体管的源极与漏极连接写耦合控制线,写耦合晶体管的栅极连接电荷存储节点。增益单元增大了存储节点的等效寄生电容;在写操作时,偏向性的增强关键数据的强度,而不破坏非关键数据的强度,在相同的电源电压下,写入的0和1具有更大的电压差;具有高数据保持时间及低刷新频率的特点。
  • 一种嵌入式动态随机存储器增益单元及其操作方法
  • [发明专利]一种活体小银鱼采集装置-CN202210908753.7有效
  • 葛优;谷孝鸿;曾庆飞;毛志刚;陈辉辉;杨慧婷 - 中国科学院南京地理与湖泊研究所
  • 2022-07-29 - 2023-08-25 - A01K79/02
  • 本发明提供了一种活体小银鱼采集装置,包括控制装置、连接装置和收集箱,控制装置包括控制杆、固定杆、开关和两个转动器,两个转动器与开关电性连接;在收集箱的一侧面设有进鱼口,在收集箱内设有光源,两个转动器镜像对称设于收集箱上相对设置两个的外侧壁上,进鱼口所在一侧侧壁与两个转动器所在侧壁垂直相交,两个转动器用于带动收集箱的进鱼口绕两个转动器的中心连线向上转动90°;连接装置包括连接杆,所述连接杆的上端与控制杆连接,连接杆的下端通过两个连接件与两个转动器连接,收集箱悬设在连接杆的下方。本发明的活体小银鱼采集装置,结构简单、制作方便、省时省力、收集小银鱼活体,观察记录小银鱼在湖泊中的行为特征。
  • 一种活体银鱼采集装置
  • [发明专利]一种新型鱼类电捕链调查装置-CN201910303736.9有效
  • 毛志刚;谷孝鸿;曾庆飞;陈辉辉 - 中国科学院南京地理与湖泊研究所
  • 2019-04-16 - 2023-08-25 - A01K79/02
  • 本发明涉及一种鱼类电捕链调查装置,包括:载体平台、发电机、配电箱和电极阵列,载体平台为绝缘材料制成的浮体,发电机和配电箱固定在载体平台上,发电机的输出端与配电箱的输入端电连接,电极阵列包括2根电极杆和1条电捕链,每个电极杆的中部均设置有接线盒,接线盒之间通过电捕链电连接,任一电极杆通过接线盒与配电箱的输出端电连接,每个电极杆的底端裸露、上部包裹有绝缘材料,电捕链包括电源线和若干电极,电极与电源线电连接,电极垂直连接于电源线下方,电极相互之间留有空隙。本发明装置以河流或浅水湖泊等可涉水水体的鱼类调查设备研发为目的,可实现高效电磁诱导、快速处理鱼类样品,且安全性高、可操控性强。
  • 一种新型鱼类电捕链调查装置
  • [发明专利]一种基于近似计算的高能效SRAM存内计算电路和方法-CN202210085604.5在审
  • 孙亚男;李智;何卫锋;毛志刚 - 上海交通大学
  • 2022-01-25 - 2023-08-04 - G11C11/413
  • 本发明提供一种基于近似计算的高能效SRAM存内计算电路,包括:SRAM存内计算阵列,其包括多个排成阵列的SRAM单元,每个SRAM单元内部集成若干数量可调的两输入NOR门;在SRAM存内计算阵列内,能够在一个周期内完成多比特乘法计算需要的全部部分积;近似乘法器,若干个排成一行的SRAM单元配备一个近似乘法器;近存加法器,所有行的近似乘法器的输出作为近存加法树电路的输入;全部部分积经过近似乘法器和近存加法器,输出乘累加结果。本发明以神经网络具有容错性特点为基础,通过融合近似计算与存内计算,设计精度可配置的近似存内乘法器电路,有效降低乘法器内部的电路复杂度,在满足神经网络精度需求的同时,实现性能、能效和集成度的大幅提升。
  • 一种基于近似计算能效sram电路方法
  • [发明专利]一种基于SRAM单元的全数字域存内近似计算电路-CN202210087572.2在审
  • 孙亚男;汪登峰;何卫锋;毛志刚 - 上海交通大学
  • 2022-01-25 - 2023-08-04 - G11C11/413
  • 本发明提供一种基于SRAM的全数字域存内近似计算电路,包括存算子阵列,所述存算子阵列,包括:SRAM存算电路,所述存算电路包括2n行x列SRAM存算单元,每个周期送入2n个单比特信号,经过所述SRAM存算电路,产生2n个x比特乘法结果;近似加法树,所述近似加法树接受所述2n个x比特乘法结果,将其进行累加求和,输出x+n比特信号。本发明提供一种存内计算电路,其用全数字域的方式进行计算,抗工艺及噪声扰动;无需将SRAM内部存储数据读出即可通过集成在SRAM内部的逻辑门完成单比特的点乘操作,减少了数据访问的延迟和功耗开销;其累加求和部分采用可配精度的近似加法树设计,降低了外围电路的面积开销,同时保证了加法树的求和性能和能效。
  • 一种基于sram单元数字域存内近似计算电路
  • [发明专利]一种多阵列粗粒度可重构架构的多层级并行性开发方法-CN202310003557.X在审
  • 绳伟光;俞嘉力;杨伟东;蒋剑飞;景乃锋;王琴;毛志刚 - 上海交通大学
  • 2023-01-03 - 2023-05-02 - G06F8/41
  • 本发明公开了一种多阵列粗粒度可重构架构的多层级并行性开发方法,涉及粗粒度可重构架构编译器领域。输入的C++文件经过Polygeist处理成由MLIR中Affine方言和SCF方言组成的中间表达式;任务进行循环级的优化,并使用并行性分析和阵列间映射算法来开发高层次的任务级并行性和数据级并行性,并行信息通过CGRA方言形式进行存储,MLIR的方言会被翻译回带有并行信息的编辑后的C++文件;编辑后的C++文件经过Clang生成低级别的中间表达式,通过阵列内的映射算法开发循环级并行性和指令级并行性;在整合阵列间信息后,最终生成配置文件,完成整个流程。本发明降低映射复杂度,开发多层次的并行性,有效提升映射性能;扩展性强,可以与不同的阵列内映射方法进行组合和协同工作。
  • 一种阵列粒度构架多层并行开发方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top