“林昱佑”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果51个，建议您升级VIP下载更多相关专利

[发明专利]存储器装置及其操作方法-CN202210231000.7在审
发明人： 林昱佑;李峯旻 -专利权人：旺宏电子股份有限公司
申请日： 2022-03-10 - 公布日： 2023-09-05 - 主分类号： G11C29/42 文献下载
摘要：本公开提供一种存储器装置及其操作方法，该操作方法包括：选择一目标区块；逐列读取目标区块；将读取的数据传送至一纠错电路；以及检查并纠正读取的数据，以产生一纠正数据。
存储器装置及其操作方法

[发明专利]用于产生积项和的装置及其操作方法-CN201810577340.9有效
发明人： 林昱佑;李峰旻 -专利权人：旺宏电子股份有限公司
申请日： 2018-06-06 - 公布日： 2023-08-22 - 主分类号： G06F7/544 文献下载
摘要：一种用于产生积项和的装置，包括可变电阻单元的一阵列、m个输入驱动器、n个行驱动器、以及电压感测电路。阵列中的各个可变电阻单元包括并联连接的一晶体管以及一可编程电阻器，阵列包括n个单元行，n个单元行包括串联连接的单元串以及m个单元列。m个输入驱动器耦接m个单元列中的对应单元列，m个输入驱动器选择性地施加输入Xm至m个单元列。n个行驱动器将电流In施加到n个单元行中的对应单元行。电压感测电路操作地耦接至n个单元行。
用于产生装置及其操作方法

[发明专利]存储装置及其操作方法-CN202210744741.5在审
发明人： 林昱佑;李峯旻;李明修 -专利权人：旺宏电子股份有限公司
申请日： 2022-06-27 - 公布日： 2023-08-15 - 主分类号： G11C13/00 文献下载
摘要：本公开提供了一种存储装置及其操作方法，该存储装置包括多个电阻式存储单元、以及电连接多个电阻式存储单元的控制电路。控制电路提供多个操作模式以操作多个电阻式存储单元。操作模式包括第一编程操作与更新操作。第一编程操作包括对多个电阻式存储单元中的一选定电阻式存储单元施加第一编程偏压以使选定电阻式存储单元具有低电阻状态。第一编程操作使存储装置具有第一阈值电压。更新操作包括对选定电阻式存储单元施加更新偏压以更新选定电阻式存储单元。更新偏压的绝对值大于第一阈值电压。
存储装置及其操作方法

[发明专利]用于类神经计算器系统的装置及其制造方法-CN201810242491.9有效
发明人： 林昱佑;李峰旻 -专利权人：旺宏电子股份有限公司
申请日： 2018-03-22 - 公布日： 2023-06-30 - 主分类号： G06N3/063 文献下载
摘要：本发明公开了一种用于类神经计算器系统的装置及其制造方法，该装置包括电阻单元阵列，该电阻单元阵列具有M行及N列的电阻单元。各电阻单元包括具有用以代表电阻单元的权重参数Wnm的阈值的一晶体管及串联连接晶体管的一电阻元件。各电阻单元具有一单元电阻值，当晶体管开启，单元电阻值为第一数值，当晶体管关闭，单元电阻值为第二数值。一组源极线耦接至各列电阻单元中的电阻单元。一组位线耦接至各行电阻单元中的电阻单元，位线上的信号代表输入至各行电阻单元的输入x(m)。一组字线耦接至各列电阻单元的电阻单元中的晶体管的栅极。从该组源极线中的特定源极线上感测到的电流代表输入x(m)乘以各权重参数Wnm的积项和。
用于神经计算器系统装置及其制造方法

[发明专利]物理不可克隆函数编码的产生方法及其产生的装置-CN201711074658.7有效
发明人：曾柏皓;林昱佑;许凯捷;李峰旻 -专利权人：旺宏电子股份有限公司
申请日： 2017-11-03 - 公布日： 2023-04-28 - 主分类号： G06F21/73 文献下载
摘要：本发明公开了一种物理不可克隆函数编码(PUF‑ID)的产生方法，包括：提供一PUF阵列，包括多个可编程电阻式存储器；对PUF阵列的所有可编程电阻式存储器进行一形成程序和一编程程序；进行一估算程序以估算PUF阵列的混乱度，其通过将一基础单元的一参考电流与通过所有可编程电阻式存储器的一电流总和进行比较，而得到一PUF混乱度；根据估算程序而确定一混乱度设定结果；以及根据混乱度设定结果而产生一PUF‑ID。
物理不可克隆函数编码产生方法及其装置

[发明专利]类神经计算系统及其电流估计方法-CN201711105185.2有效
发明人： 林昱佑;李峰旻 -专利权人：旺宏电子股份有限公司
申请日： 2017-11-10 - 公布日： 2023-01-13 - 主分类号： G06N3/063 文献下载
摘要：一种类神经计算系统，包括突触单元阵列、切换电路、感测电路以及处理电路。突触单元阵列包括多条列线、多条行线以及多个突触单元。突触单元位于列线与行线的交叉处。切换电路耦接突触单元阵列，用以将行线电性连接至第一终端或第二终端。感测电路耦接突触单元阵列，用以感测行线上的电压值以及电流值。处理电路耦接切换电路以及感测电路，并经配置而用以：通过切换电路，将多条行线中的一特定行线电性连接至第一终端、通过感测电路，自电性连接至第一终端时的特定行线取得一第一电压值、通过切换电路，将特定行线电性连接至第二终端、通过感测电路，自电性连接至第二终端时的特定行线取得第二电压值、根据第一电压值以及第二电压值之间的电压差值，估计积项和感测电流值。
神经计算系统及其电流估计方法

[发明专利]半导体结构的处理方法-CN201710778937.5有效
发明人： 林昱佑;李峰旻;曾柏皓;许凯捷 -专利权人：旺宏电子股份有限公司
申请日： 2017-09-01 - 公布日： 2022-10-28 - 主分类号： H01L45/00 文献下载
摘要：本发明公开了一种半导体结构的处理方法，包括：提供具有多个存储器元件的半导体结构；进行一形成工艺，以初始化存储器元件的操作；对半导体结构进行一形成热处理；以及在进行形成热处理之后，存储数据至存储器元件。
半导体结构处理方法

[发明专利]MIM电容器及其制造方法-CN202010043961.6有效
发明人： 林昱佑 -专利权人：广东汉岂工业技术研发有限公司
申请日： 2020-01-15 - 公布日： 2022-08-19 - 主分类号： H01L23/522 文献下载
摘要：本发明提出了一种MIM电容器及其制造方法，MIM电容器包括CBM电极(300)、CTM电极(100)以及设置在CBM电极(300)、CTM电极(100)之间的第一介电层(200)；MIM电容器还包括第二介电层(600)以及设置在第二介电层(600)底面的第一介电阻挡层(700)；第二介电层(600)内部形成有沟槽(610)，该沟槽(610)贯穿第一介电阻挡层(700)并在第一介电阻挡层(700)上形成底部开口；MIM电容器包括布设在沟槽(610)内壁上并封闭底部开口的第一扩散阻挡层(500)以及布设在沟槽(610)内并位于第一扩散阻挡层(500)上表面上的第二扩散阻挡层(400)；CBM电极(300)、第一介电层(200)和CTM电极(100)也设置在沟槽(610)内；本发明的MIM电容器及其制造方法设计新颖，实用性强。
mim 电容器及其制造方法

[发明专利]类神经网络系统及其控制方法-CN201910010128.9有效
发明人： 林昱佑;李峰旻 -专利权人：旺宏电子股份有限公司
申请日： 2019-01-04 - 公布日： 2022-03-08 - 主分类号： G06N3/063 文献下载
摘要：一种类神经网络系统，包括第一电性掺杂阱区。存储器单元串行包括多个存储单元，其每一者具有栅极和位于掺杂阱区中的第二电性的源极区和漏极区。第二电性埋藏通道层，位于掺杂阱区中。字线驱动器对栅极施加多个输入电压，以对应积项和操作中多个乘积项的输入变量。电压感测电路，将恒定电流施加到存储器单元串行，并感测电压。控制器，写入并读取存储单元的多个阈值电压，对应乘积项的权重。当进行写入与读取时，对掺杂阱区施加第一偏压，以增加埋藏通道层的可变电阻值；当感测电压时，对掺杂阱区施加第二偏压，以降低可变电阻值。
神经网络系统及其控制方法

[发明专利]凹陷结构的刻蚀方法以及凹陷结构-CN202010434386.2在审
发明人： 林昱佑 -专利权人：广东汉岂工业技术研发有限公司
申请日： 2020-05-20 - 公布日： 2021-11-26 - 主分类号： H01L21/308 文献下载
摘要：本发明涉及一种凹陷结构的刻蚀方法，包括步骤S1、对基板进行第一次刻蚀以形成第一刻蚀结构；步骤S2、采用沉积材料在所述第一刻蚀结构的侧壁和底部上形成沉积层；步骤S3、破坏所述第一刻蚀结构的底部的所述沉积层；步骤S4、在所述第一刻蚀结构的底部进行第二次蚀刻以形成所述凹陷结构。本发明还涉及采用该凹陷结构的刻蚀方法所制备的凹陷结构。本发明通过将凹陷结构的刻蚀步骤划分成两个或以上的刻蚀步骤，在每两个刻蚀步骤之间添加沉积步骤，直至达到刻蚀步骤，可以有效保护基板侧壁，从而获得开口小且成品率高的凹陷结构。
凹陷结构刻蚀方法以及

[发明专利]非易失性存储器及其读取方法-CN201910169800.9有效
发明人： 林昱佑;李峰旻;李明修 -专利权人：旺宏电子股份有限公司
申请日： 2019-03-06 - 公布日： 2021-11-09 - 主分类号： G11C16/26 文献下载
摘要：本发明公开了一种非易失性存储器及其读取方法。读取方法包括：擦除存储单元串的多个存储单元；设定存储单元中的目标存储单元，设定初始电压，依据步阶值以递增初始电压来产生多个编程电压，并使目标存储单元分别依据编程电压以依序执行多个编程动作，并在编程动作中验证目标存储单元以获得第一验证电流；依据判断第一验证电流以及第一参考电流以设定对应的编程电压为目标电压；以及，依据目标电压对目标存储单元外的多个其他存储单元进行编程动作，并使存储单元串为读取参考存储单元串。
非易失性存储器及其读取方法

[发明专利]多重状态存储器元件及其存储状态值的调整方法-CN201810970278.X有效
发明人：林榆瑄;林昱佑;李峰旻;王超鸿;曾柏皓;许凯捷 -专利权人：旺宏电子股份有限公司
申请日： 2018-08-23 - 公布日： 2021-10-19 - 主分类号： G11C16/34 文献下载
摘要：一种多重状态存储器元件包括：第一存储器单元、第二存储器单元、第一控制单元以及第二控制单元。第二存储器单元具有与第一存储器单元实质相同的存储单元结构，并与第一存储器单元串接。第一控制单元与第一存储器单元串联或并联。第二控制单元，具有与第一控制单元相同的特征值以及相同连接结构，用以与第二存储器单元电性连接。当第一存储器单元经由第一控制单元接收第一信号和第二信号时，第一存储器单元分别产生第一状态值和第二状态值；其中特征值介于第一状态值第二状态值之间。
多重状态存储器元件及其存储调整方法

[发明专利]FinFET器件及其成型方法-CN202010130000.9在审
发明人： 林昱佑 -专利权人：广东汉岂工业技术研发有限公司
申请日： 2020-02-28 - 公布日： 2021-08-31 - 主分类号： H01L21/8238 文献下载
摘要：本发明提出了一种FinFET器件及其成型方法。FinFET器件的成型方法包括以下步骤：步骤S1、采用半导体材料形成衬底(100)；步骤S2、通过蚀刻衬底(100)，形成多个鳍片(200)；其中，鳍片(200)具有多种形状；步骤S3、形成多个栅极结构(300)，使得所述鳍片(200)与多个栅极结构(300)中的一个栅极结构(300)对应，所述鳍片(200)插设在对应的栅极结构(300)中；其中，鳍片(200)的与栅极结构(300)接触的表面构成鳍片通道；不同形状的鳍片(200)的鳍片通道具有不同的宽度。本发明的FinFET器件及其成型方法设计新颖，实用性强。
finfet 器件及其成型方法

[发明专利]积项和加速器阵列-CN201810320267.7有效
发明人： 林昱佑;李峰旻 -专利权人：旺宏电子股份有限公司
申请日： 2018-04-11 - 公布日： 2021-08-17 - 主分类号： G11C16/02 文献下载
摘要：一种用于产生积项和数据的装置，其包括可变电阻单元的阵列，该阵列中的每个可变电阻单元包括并联连接的可编程阈值晶体管以及电阻器，该阵列包括n个单元行，该n个单元行包括串联连接的单元串以及m个单元列。控制和偏压电路耦接该阵列，该控制和偏压电路包括使用对应于相应单元的权重因子Wmn的阈值来编程该阵列中该可编程阈值晶体管的逻辑。输入驱动器耦接该m个单元列中的对应单元列，输入驱动器选择性地施加输入Xm至该m个单元列。行驱动器用以将电流In施加到该n个单元行中的对应单元行。电压感测电路操作地耦接至单元行。
加速器阵列

[发明专利]半导体元件-CN201910041881.4有效
发明人：李峰旻;林昱佑 -专利权人：旺宏电子股份有限公司
申请日： 2019-01-16 - 公布日： 2021-07-27 - 主分类号： G11C16/04 文献下载
摘要：本发明公开了一种半导体元件，依据可编程阈值晶体管和并联电阻的可变电阻单元阵列，包括三维和分离栅极的变化。施加到晶体管的一输入电压和晶体管的可编程阈值可以表示乘积和运算的变化。在可变电阻单元中的可编程阈值晶体管包括电荷俘获储存晶体管，比如浮动栅极晶体管或介电电荷俘获晶体管。可变电阻单元中的电阻可包括连接至可编程阈值晶体管的载流终端(例如，源极和漏极)的一埋藏式注入电阻。一电压感测放大器被配置为感测由可变电阻单元产生的电压当作一施加电流和可变电阻单元的电阻的函数。
半导体元件

1
2
3
4
下一页»
尾页
共 51 条