“杨谟华”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果6个，建议您升级VIP下载更多相关专利

[发明专利]一种氮化镓基高电子迁移率晶体管-CN200610022726.0无效
发明人：周伟;靳翀;杜江锋;罗谦;夏建新;于奇;杨谟华 -专利权人：电子科技大学
申请日： 2006-12-31 - 公布日： 2007-08-15 - 主分类号： H01L29/812 文献下载
摘要：一种氮化镓基高电子迁移率晶体管，属于半导体器件，特别涉及氮化镓基高电子迁移率晶体管。它是由衬底7上依次形成的成核层6、高电阻半导体层5和能带比高电阻半导体层5宽的势垒层4，以及势垒层4上的源极1、栅极2和漏极3，其中源极1、漏极3与势垒层4形成欧姆接触，栅极2与势垒层4形成肖特基接触。其特征是，它还包括一层位于势垒层上、栅极和漏极之间有一层高介电系数材料层8，以改善其下高电阻半导体层5和势垒层4内部的电场分布，提高栅漏之间击穿所需的电压，从而扩展了氮化镓基高电子迁移率晶体管的输出功率范围。
一种氮化镓基高电子迁移率晶体管

[发明专利]一种应变Si沟道PMOS器件-CN200510057270.7无效
发明人：张静;谭开洲;徐婉静;李竞春;杨谟华 -专利权人：中国电子科技集团公司第二十四研究所
申请日： 2005-09-14 - 公布日： 2006-05-03 - 主分类号： H01L29/78 文献下载
摘要：本发明涉及一种半导体MOS器件，特别是一种应变Si沟道PMOS器件。本发明的技术方案在于该PMOS器件的从下到上的结构为：Si单晶衬底——本征Si缓冲层——本征低温Si层——N型驰豫SiGe层——应变Si层——SiO₂层——多晶硅层，SiGe层和应变Si层上形成P⁺源极和P⁺漏极，在多晶硅层上形成栅极。该结构减小了驰豫SiGe层所需的厚度，降低了制造成本，同时有利于器件的散热，降低功耗。
一种应变 si 沟道 pmos 器件

[发明专利]纵向环栅非均匀掺杂锗硅沟道CMOS器件-CN200410040926.X无效
发明人：于奇;杨洪东;王向展;李竞春;杨谟华 -专利权人：电子科技大学
申请日： 2004-10-28 - 公布日： 2006-05-03 - 主分类号： H01L27/092 文献下载
摘要：本发明提供的一种纵向环栅非均匀掺杂锗硅沟道CMOS器件，其特征是它包括：n－SiGe隔离层10、渐变n⁺→n^－掺杂SiGe层11、δ型分布p⁺掺杂SiGe层12、渐变n⁺→n^－掺杂SiGe层13，10、11、12和13层组成沟道区；p⁺型SiGe漏区14、Si盖帽层15。它是利用自建场和锗硅沟道来加速源端注入电子(空穴)速度并提高其电流密度，从而提高器件和电路速度。它具有较高的电子(空穴)迁移率，并可以抑制短沟道效应和漏感应势垒下降效应；从而获得高速、高性能、高集成度的新型器件。
纵向环栅非均匀掺杂沟道 cmos 器件

[发明专利]一种氮化镓基高电子迁移率晶体管-CN200510021536.2无效
发明人：杜江峰;卢盛辉;靳翀;罗谦;夏建新;杨谟华 -专利权人：电子科技大学
申请日： 2005-08-26 - 公布日： 2006-02-22 - 主分类号： H01L29/78 文献下载
摘要：一种氮化镓基高电子迁移率晶体管，属于半导体器件领域，包括衬底上依次形成的成核层、GaN层和势垒层，以及势垒层上的源极、栅极和漏极，其中源极、漏极与势垒层形成欧姆接触，栅极与势垒层形成肖特基接触，其特征是，它还包括一层位于势垒层上、栅极和漏极之间的，并与栅极和漏极相连的半绝缘材料层。所述势垒层和半绝缘材料层之间还可有一层绝缘材料层。其中的半绝缘材料层，相当于一个电阻型场板，利用这一场板对其下面的势垒层中的电场分布产生的调制作用，降低栅漏之间电场的峰值，从而提高了栅漏之间击穿所需的电压，也即提高晶体管的击穿电压。
一种氮化镓基高电子迁移率晶体管

[发明专利]一种部分绝缘层上硅材料结构及制备方法-CN200510021123.4无效
发明人：谭开洲;杨谟华;刘勇;徐世六;冯建;杨洪东;于奇;李竟春 -专利权人：电子科技大学
申请日： 2005-06-21 - 公布日： 2006-01-11 - 主分类号： H01L27/12 文献下载
摘要：一种部分绝缘层上硅材料结构，包括三层，第一层为支撑硅片层，第三层为器件层，其特征是，它还包括起键合和导电作用的多晶硅中间层，多晶硅层中勘入了一层开有一个或多个窗口的纵向隔离介质层，器件层中可以包含一个或多个位于纵向隔离介质层正上方的横向隔离层介质层。一种部分绝缘层上硅材料结构的制备方法，主要包括采用深槽刻蚀和填充技术制备横向隔离层的步骤；采用热氧化或者汽相沉积等方式和光刻技术制备纵向隔离层步骤；利用低压汽相化学淀积和外延技术制备多晶硅步骤；以及键合、减薄、抛光等步骤。所属材料结构不仅有利于高压器件和低压器件的分区集成，同时避免了采用传统的PN结隔离方式带来的寄生效应，而且高压器件区上下两层之间具有良好的导电性和散热性。
一种部分绝缘层上硅材料结构制备方法

[发明专利]新型环栅垂直SiGeC MOS器件-CN03135326.6无效
发明人：李竞春;于奇;杨谟华 -专利权人：电子科技大学
申请日： 2003-07-02 - 公布日： 2005-01-19 - 主分类号： H01L29/78 文献下载
摘要：本发明提供了一种新型环栅垂直SiGeCMOS器件，它包括：栅氧化层3、多晶硅栅层4、栅极5、源极6、漏极7以及电极引线8和SiO₂隔离区9；其特征是它还包括：生长在n－Si衬底上的p⁺－Si_1－α－βGe_αC_β层16(与13一起作源区)、p⁺－Si_1－α－βGe_αC_β层13(与16一起作源区)、本征SiGeC隔离层11、n－Si_1－x－yGe_xC_y沟道层12、本征SiGeC隔离层11、p⁺－Si_l－α－βGe_αC_β层10(作漏区)，以及在以上SiGeC多层结构和栅氧化层3之间的Si盖帽层2。新型环栅垂直SiGeCMOS器件可用于取代目前的体SiMOS器件，它具有高速、高频、亚阈区特性好、高集成度等特点。
新型垂直 sigec mos 器件