“李宗怿”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果82个，建议您升级VIP下载更多相关专利

[发明专利]一种探针卡测试结构及其制备方法-CN202311176244.0在审
发明人：潘波;李宗怿;谢俊 -专利权人：长电集成电路（绍兴）有限公司
申请日： 2023-09-13 - 公布日： 2023-10-24 - 主分类号： G01R1/073 文献下载
摘要：本发明提供一种探针卡测试结构及其制备方法，其中探针卡测试结构包括：基板；与基板电学连接的互连中介层，互连中介层包括重布线结构以及位于部分重布线结构背离基板一侧表面的若干导电连接件；探针组件，适于位于互连中介层背离基板的一侧，探针组件与导电连接件连接。探针卡测试结构可以匹配高密度走线的探针组件。
一种探针测试结构及其制备方法

[发明专利]半导体封装结构及其制备方法-CN202311135443.7在审
发明人： 李宗怿;罗富铭;唐彬杰;潘波;杨文豪;钱佳成 -专利权人：长电集成电路（绍兴）有限公司
申请日： 2023-09-05 - 公布日： 2023-10-13 - 主分类号： H01L23/538 文献下载
摘要：本公开涉及一种半导体封装结构及其制备方法。该半导体封装结构，包括：晶圆级桥接载体，以及分别位于晶圆级桥接载体的上下表面的第一层结构和第二层结构。晶圆级桥接载体包括：介电图案层，设有多个通孔；金属走线层，嵌设于介电图案层的各通孔中。其中，第一层结构和第二层结构通过金属走线层电性连接。本公开利于缩短半导体封装结构中各层结构之间数据的传输路径，提高数据传输效率。
半导体封装结构及其制备方法

[发明专利]一种芯片封装结构及其制备方法-CN202311028826.4在审
发明人： 李宗怿;梁新夫;胡敏佳 -专利权人：长电集成电路（绍兴）有限公司
申请日： 2023-08-16 - 公布日： 2023-09-15 - 主分类号： H01L23/48 文献下载
摘要：本发明揭示了一种芯片封装结构及其制备方法，芯片封装结构包括：存储芯片和半导体器件，存储芯片的至少部分区域与半导体器件相对设置；所述半导体器件朝向存储芯片的一侧内置第一PHY接口，所述存储芯片的有源面一侧内置第二PHY接口，第二PHY接口与所述第一PHY接口相对设置；位于所述第一PHY接口和第二PHY接口之间且与第一PHY接口和第二PHY接口接触的第一互联体。所述芯片封装结构能降低存储芯片和半导体器件之间信号传输的损耗。
一种芯片封装结构及其制备方法

[发明专利]布线层及其制备方法、封装结构-CN202311035913.2在审
发明人：张章龙;李宗怿;潘波;鲁芳玲 -专利权人：长电集成电路（绍兴）有限公司
申请日： 2023-08-17 - 公布日： 2023-09-15 - 主分类号： H01L21/768 文献下载
摘要：本申请涉及一种布线层及其制备方法、封装结构。所述布线层的制备方法包括：于载板的一侧形成沉积层；于沉积层背离载板的表面形成间隔排布的多个金属线；至少于各金属线的侧壁分别形成保护层；基于各保护层的外侧壁自对准刻蚀沉积层，形成多个沉积线；去除保护层，沉积线和沉积线上方的金属线共同构成布线层中的导线。本申请提供的制备方法可以提高所获得的布线层的形貌质量，进而可以确保布线层对于电信号的稳定传输。
布线及其制备方法封装结构

[发明专利]疏水承载板及其制备方法、光刻胶旋涂装置和旋涂工艺-CN202310732901.9在审
发明人：陶佳强;李宗怿;梁新夫;潘波 -专利权人：长电集成电路（绍兴）有限公司
申请日： 2023-06-19 - 公布日： 2023-09-12 - 主分类号： G03F7/16 文献下载
摘要：本发明提供一种疏水承载板及其制备方法、光刻胶旋涂装置和旋涂工艺，疏水承载板包括：承载板，所述承载板具有相对设置的正面和背面，所述承载板的背面包括适用于固定所述承载板的固定区和环绕所述固定区的疏水处理区；疏水层，位于所述疏水处理区和/或所述承载板的侧壁，且所述疏水层未覆盖所述承载板的正面，所述疏水层背离所述承载板的表面具有疏水面。所述疏水承载板的正面制备得到的光刻胶层厚度均匀性较高且避免光刻胶层爬行到承载板的背面。
疏水承载及其制备方法光刻胶旋涂装置工艺

[发明专利]一种半导体封装方法-CN202310687500.6在审
发明人：张章龙;梁新夫;李宗怿;杨文豪;潘波 -专利权人：长电集成电路（绍兴）有限公司
申请日： 2023-06-09 - 公布日： 2023-08-18 - 主分类号： H01L21/56 文献下载
摘要：一种半导体封装方法，包括：在第一载板的一侧形成重布线结构；在重布线结构背离第一载板的一侧形成牺牲保护膜；之后将第一载板和重布线结构剥离；提供第二载板，第二载板的承载面积大于第一载板的承载面积；将重布线结构背离牺牲保护膜的一侧键合在第二载板上；之后，将牺牲保护膜和重布线结构剥离；之后，将芯片设置在所述重布线结构背离所述第二载板的一侧；形成包封所述芯片和所述重布线结构的侧壁表面的塑封层，且所述塑封层不包封第二载板的侧壁表面；之后，将所述第二载板和所述重布线结构剥离。所述半导体封装方法的材料耗损成本降低。
一种半导体封装方法

[实用新型]一种用于玻璃载板的表面清洁仪-CN202320567855.7有效
发明人：张章龙;梁新夫;李宗怿;沈思涛;杨文豪;谢俊 -专利权人：长电集成电路（绍兴）有限公司
申请日： 2023-03-17 - 公布日： 2023-08-11 - 主分类号： B08B1/00 文献下载
摘要：本实用新型公开了一种用于玻璃载板的表面清洁仪，该表面清洁仪包括：机架；固定机构，用于固定玻璃载板以及键合于所述玻璃载板正面的晶圆；喷淋机构，设置在所述机架上；所述喷淋机构用于朝所述玻璃载板背面喷射清洗溶剂；刷洗机构，设置在所述机架上；所述刷洗机构用于刷洗所述玻璃载板背面；转动机构，设置有转动端，所述转动端与所述固定机构连接；所述转动机构通过所述转动端驱使所述固定机构，使所述固定机构相对所述喷淋机构和所述刷洗机构转动。从而可以高效地对玻璃载板进行清洗，从而减少了人工操作过程。
一种用于玻璃表面清洁

[发明专利]一种芯片封装结构的制备方法-CN202310444617.1有效
发明人：张章龙;李宗怿;潘波;陶佳强 -专利权人：长电集成电路（绍兴）有限公司
申请日： 2023-04-24 - 公布日： 2023-08-04 - 主分类号： H01L21/56 文献下载
摘要：本发明提供一种芯片封装结构的制备方法，包括：提供临时载板；在临时载板上形成叠层金属层；在叠层金属层背离临时载板的一侧表面形成重布线结构；在重布线结构背离叠层金属层的一侧设置芯片本体；在芯片本体和重布线结构之间形成导电连接件；形成包封导电连接件的底填胶层；在重布线结构的一侧形成包裹芯片本体的塑封层；之后，将临时载板和叠层金属层解键合；将临时载板和叠层金属层解键合之后，采用湿法蚀刻工艺去除叠层金属层，并暴露出重布线结构中的介质层；采用湿法蚀刻工艺去除叠层金属层之后，采用干法刻蚀工艺从重布线结构背离芯片本体的一侧去除部分厚度的介质层。所述芯片封装结构的制备方法使得芯片封装结构的可靠性提高。
一种芯片封装结构制备方法

[发明专利]埋入式芯片封装结构的制备方法-CN202210596176.2有效
发明人：张章龙;李宗怿;梁新夫;丁晓春 -专利权人：长电集成电路（绍兴）有限公司
申请日： 2022-05-30 - 公布日： 2023-08-04 - 主分类号： H01L21/768 文献下载
摘要：本发明提供埋入式芯片封装结构的制备方法，所述制备方法包括：提供一芯片封装单体和载板封装体；以所述载板定位金属点为定位基准将所述芯片封装单体粘贴在所述载板封装体的芯片粘贴区域，旋涂光刻胶进行密封，得到密封介电层；以所述载板定位金属点为定位基准对所述密封介电层进行光刻开口，得到包括导通金属柱开口和互联金属柱开口的封装结构介电层；在所述导通金属柱开口处和所述互联金属柱开口处制备电联接层，得到所述埋入式芯片封装结构；其解决了现有技术中埋入式芯片封装结构的制备方法存在芯片上的互联金属柱阵列与电联接层之间的对准精度不足的问题，实现二者间的良好导通，进而提高芯片的信号传输质量并降低电传输阻抗。
埋入芯片封装结构制备方法

[实用新型]一种半导体封装结构-CN202320477445.3有效
发明人：张章龙;梁新夫;李宗怿;潘波;罗富铭;陶佳强;唐彬杰;李健;郝俊峰 -专利权人：长电集成电路（绍兴）有限公司
申请日： 2023-03-06 - 公布日： 2023-07-25 - 主分类号： H01L23/31 文献下载
摘要：本实用新型提供一种半导体封装结构，包括：重布线结构；芯片，位于重布线结构的一侧；位于重布线结构和芯片之间的导电连接结构；底填胶层，位于芯片和重布线结构之间且包围导电连接结构的侧壁；重布线结构包括：介质层；第一布线层至第N布线层，第一布线层至第N布线层在介质层的厚度方向上排布且逐渐远离芯片；位于介质层中的基础标记部以及底层标记单元，基础标记部与芯片在介质层表面的正投影无重合；底层标记单元至少包括一个底层标记部，基础标记部朝向芯片的表面被介质层暴露；在介质层的厚度方向上，基础标记部全部覆盖底层标记单元，N为大于或等于2的整数。本实用新型的半导体封装结构能够减小底填胶层的用量测试误差。
一种半导体封装结构

[发明专利]一种芯片封装结构的制备方法-CN202310444616.7有效
发明人：张章龙;李宗怿;罗富铭;潘波 -专利权人：长电集成电路（绍兴）有限公司
申请日： 2023-04-24 - 公布日： 2023-07-14 - 主分类号： H01L21/48 文献下载
摘要：本发明提供一种芯片封装结构的制备方法，包括：形成重布线结构；在所述重布线结构的一侧设置芯片本体；在所述重布线结构背离所述芯片本体的一侧表面形成种子层；在所述种子层背离所述重布线结构的一侧表面形成补偿晶种层，所述补偿晶种层背离所述重布线结构的一侧表面的粗糙度小于所述种子层背离所述重布线结构的一侧表面的粗糙度；在部分所述补偿晶种层背离所述种子层的一侧表面形成电性端子层；在所述补偿晶种层背离所述种子层的一侧形成包封所述电性端子层的牺牲胶合初始保护层；对所述牺牲胶合初始保护层进行光照固化，使所述牺牲胶合初始保护层形成牺牲胶合保护层。所述芯片封装结构的制备方法使得芯片封装结构的可靠性提高。
一种芯片封装结构制备方法

[实用新型]一种半导体封装结构-CN202320730351.2有效
发明人：吴红儒;梁新夫;李宗怿;石雯;方晶;张捷颖 -专利权人：长电集成电路（绍兴）有限公司
申请日： 2023-03-30 - 公布日： 2023-07-04 - 主分类号： H01L23/31 文献下载
摘要：本实用新型提供一种半导体封装结构，包括：重布线结构；倒装在所述重布线结构一侧的芯片，所述芯片的有源面包括焊盘面和包围所述焊盘面的边缘面，所述边缘面和所述芯片的侧壁之间设置有阶梯状的凹槽；导电件，位于所述芯片的焊盘面和所述重布线结构之间；位于所述芯片和所述重布线结构之间的底填胶层，所述底填胶层包封所述导电件的侧壁和芯片的部分侧壁且填充在所述凹槽内。所述半导体封装结构的结构稳定性好。
一种半导体封装结构

[发明专利]一种多层金属布线层及其制备方法、封装结构-CN202111424238.3有效
发明人：潘波;李宗怿;罗富铭;唐彬杰;吴世豪;曾丹;刘籽余;陶佳强;杨文豪;张章龙;丁晓春 -专利权人：长电集成电路（绍兴）有限公司
申请日： 2021-11-26 - 公布日： 2023-04-25 - 主分类号： H01L21/768 文献下载
摘要：本发明提供一种多层金属布线层的制备方法，包括：在目标载体上制备介电层，在介电层上制备层间穿孔和层中开口阵列；在层间穿孔和层中开口阵列中制备金属层；对金属层和/或介电层进行研磨，使金属层和介电层齐平且平坦化，得到目标金属布线层；将目标金属布线层作为目标载体并重新进行在目标载体上制备介电层的步骤，直至得到多层金属布线层。还提供一种多层金属布线层及封装结构。得到对应嵌设在介电层中的层中导电线路，在后续进行研磨时不会使层中导电线路被完全去除；而通过研磨处理后，使得到的金属布线层的表面平坦化，使下一层金属布线层的金属层具备高度均匀性，提高了布线精度、多层金属布线层的制备良率、得到的封装结构的产品性能。
一种多层金属布线及其制备方法封装结构

[发明专利]一种改善散热的芯片封装结构及其制备方法-CN202210744159.9在审
发明人： 李宗怿;梁新夫;郭良奎;丁晓春;倪洽凯;吴红儒 -专利权人：长电集成电路（绍兴）有限公司
申请日： 2022-06-28 - 公布日： 2023-04-14 - 主分类号： H01L25/18 文献下载
摘要：本发明公开了一种改善散热的芯片封装结构，包括依次连接的导热板、TIM胶、芯片包封层、重布线层以及外联接件，所述芯片包封层中设有工作芯片，所述工作芯片的无源面与所述TIM胶接触；所述TIM胶中设有多个传热柱，所述传热柱上下两端分别与所述芯片包封层和所述导热板连接；所述多个传热柱中至少有一部分设置在所述工作芯片的无源面上并与其形成硅基合金连接；所述传热柱与所述导热板形成金属合金或硅‑金属的共晶结构。本发明还公开了一种改善散热的芯片封装结构制备方法。本发明在工作芯片的无源面通过TIM胶包封的传热柱实现与导热板之间的胶粘连接和金属共价键连接，可显著提高工作芯片的散热效果。
一种改善散热芯片封装结构及其制备方法

[发明专利]一种用于叠加的封装基底、叠加型封装基底及其芯片封装结构、制备方法-CN202211257416.2在审
发明人： 李宗怿;罗富铭;梁新夫;郭良奎 -专利权人：长电集成电路（绍兴）有限公司
申请日： 2022-10-14 - 公布日： 2023-04-14 - 主分类号： H01L25/18 文献下载
摘要：本发明公开了一种叠加型封装基底，包括相互导电接合的第一封装基底和第二封装基底，所述第一封装基底包括第一布线层、位于所述第一布线层下表面的第一接合介电层以及被所述第一接合介电层包围的第一接合导电柱；所述第二封装基底包括第二布线层、位于所述第二布线层上表面的第二接合介电层以及被所述第二接合介电层包围的第二接合导电柱；所述第一接合导电柱与所述第二接合导电柱对应形成导电接合；所述第一接合介电层和第二接合介电层发生物理接合形成接合介电层。本发明还公开了一种用于叠加的封装基底、一种叠加型封装基底的芯片封装结构及其制备方法。本发明在芯片封装厂实现叠加型封装基底的制备，可有效提高芯片封装集成度，加工周期较短。
一种用于叠加封装基底及其芯片结构制备方法

1
2
3
4
5
6
下一页»
尾页
共 82 条