“新科金朋有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果94个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件和在半导体封装中使用标准化的载体的方法-CN202111287658.1在审
发明人： T.J.斯特罗思曼;D.M.普里科洛;沈一权;林耀剑;H-P.维尔茨;尹胜煜;P.C.马里穆图 -专利权人： 新科金朋有限公司
申请日： 2014-12-05 - 公布日： 2022-01-28 - 主分类号： H01L21/56 文献下载
摘要：本发明涉及半导体器件和在半导体封装中使用标准化的载体的方法。一种半导体器件具有载体，该载体具有固定尺寸。从第一半导体晶圆中将多个第一半导体管芯分割。第一半导体管芯设置在载体上面。载体上面的第一半导体管芯的数目独立于从该第一半导体晶圆中分割的第一半导体管芯的尺寸和数目。在第一半导体管芯和载体上面以及在第一半导体管芯和载体周围淀积密封剂来形成重构的面板。在该重构的面板上面形成互连结构，同时使得密封剂缺乏该互连结构。经过密封剂将该重构的面板分割。从载体中去除第一半导体管芯。具有与第一半导体管芯的尺寸不同的尺寸的第二半导体管芯设置在载体上面。载体的固定尺寸独立于第二半导体管芯的尺寸。
半导体器件半导体封装使用标准化载体方法

[发明专利]在半导体管芯上形成支撑层的半导体器件和方法-CN202010198703.5在审
发明人：林耀剑;陈康;顾煜 -专利权人： 新科金朋有限公司
申请日： 2013-08-30 - 公布日： 2020-08-07 - 主分类号： H01L21/56 文献下载
摘要：本发明涉及在半导体管芯上形成支撑层的半导体器件和方法。一种制造半导体器件的方法，包括：提供半导体管芯；在半导体管芯上方形成第一支撑层；在半导体管芯周围和第一支撑层的侧表面周围形成密封剂；以及在半导体管芯和密封剂上方形成与所述第一支撑层相对的互连结构。
半导体管芯形成支撑半导体器件方法

[发明专利]在半导体管芯上形成支撑层的半导体器件和方法-CN201310385249.4有效
发明人：林耀剑;陈康;顾煜 -专利权人： 新科金朋有限公司
申请日： 2013-08-30 - 公布日： 2020-04-21 - 主分类号： H01L21/50 文献下载
摘要：本发明涉及在半导体管芯上形成支撑层的半导体器件和方法。一种半导体器件包括半导体管芯。密封剂在半导体管芯周围形成。堆积互连结构在半导体管芯的第一表面和密封剂上形成。第一支撑层在半导体管芯的第二表面上形成为与堆积互连结构相对布置的支撑基板或硅晶片。第二支撑层在第一支撑层上形成并且包括纤维增强聚合复合物材料，该纤维增强聚合复合物材料包括所包含的面积大于或等于半导体管芯的占位区的面积的占位区。该半导体管芯包括小于450微米(µm)的厚度。半导体管芯的厚度比半导体器件的总厚度与堆积互连结构和第二支撑层的厚度之间的差异小至少1µm。
半导体管芯形成支撑半导体器件方法

[发明专利]半导体装置和将密封剂沉积在嵌入式WLCSP中的方法-CN201911325388.1在审
发明人：林耀剑;H-P.维尔茨;尹胜煜;P.C.马里穆图 -专利权人： 新科金朋有限公司
申请日： 2013-05-07 - 公布日： 2020-04-10 - 主分类号： H01L21/56 文献下载
摘要：半导体装置具有半导体晶片，其包括多个半导体管芯。在该半导体晶片上形成绝缘层。绝缘层的一部分通过LDA而去除来暴露半导体管芯的有源表面的一部分。在半导体管芯的有源表面上的接触盘上形成第一导电层。使半导体晶片单个化来将半导体管芯分开。半导体管芯设置在载体上，其中半导体管芯的有源表面偏离该载体。密封剂沉积在半导体管芯和载体上来覆盖半导体管芯的侧边以及有源表面的暴露部分。互连结构在第一导电层上形成。备选地，MUF材料沉积在半导体管芯的侧边以及有源表面的暴露部分上。
半导体装置密封剂沉积嵌入式 wlcsp 中的方法

[发明专利]半导体器件及形成嵌入式晶片级芯片规模封装的方法-CN201410858205.3有效
发明人：林耀剑;P·C·马里穆图;沈一权;韩丙濬 -专利权人： 新科金朋有限公司
申请日： 2014-10-31 - 公布日： 2019-11-29 - 主分类号： H01L21/56 文献下载
摘要：半导体器件及形成嵌入式晶片级芯片规模封装的方法。半导体器件包括半导体管芯和沉积在半导体管芯上方和周围的密封剂。半导体晶片包括多个半导体管芯和基体半导体材料。凹槽被形成在基体半导体材料中。半导体晶片被穿过凹槽分割以分离半导体管芯。半导体管芯被设置在载体上方，半导体管芯之间具有500微米(μm)或更小的距离。密封剂覆盖半导体管芯的侧壁。扇入互连结构被形成在半导体管芯上方，同时密封剂保持不具有扇入互连结构。从半导体管芯的非有源表面移除密封剂的一部分。器件被穿过密封剂分割，同时留下设置为覆盖半导体管芯的侧壁的密封剂。覆盖侧壁的密封剂包括50μm或更小的厚度。
半导体器件形成嵌入式晶片芯片规模封装方法

[发明专利]在Fo-WLCSP中形成双面互连结构的半导体器件和方法-CN201310155410.9有效
发明人：林耀剑;陈康 -专利权人： 新科金朋有限公司
申请日： 2013-04-28 - 公布日： 2019-08-30 - 主分类号： H01L21/768 文献下载
摘要：本发明涉及在Fo‑WLCSP中形成双面互连结构的半导体器件和方法。半导体器件具有基板，该基板具有在基板的相对的第一和第二表面上方形成的第一和第二导电层。多个凸块在基板上方形成。半导体管芯在凸块之间安装到基板。密封剂沉积在基板和半导体管芯上方。凸块的一部分从密封剂延伸出来。密封剂的一部分被移除以露出基板。互连结构在密封剂和半导体管芯上方形成并且电耦合到凸块。基板的一部分可以被移除以露出第一或第二导电层。基板的一部分可以被移除以露出凸块。基板可以被移除并且保护层可以在密封剂和半导体管芯上方形成。半导体封装布置在基板上方并且电连接到基板。
fo wlcsp 形成双面互连结构半导体器件方法

[发明专利]在扇出型WLCSP上堆叠半导体小片的方法及半导体装置-CN201410299294.2有效
发明人：包旭升;司徒国强 -专利权人： 新科金朋有限公司
申请日： 2014-06-26 - 公布日： 2019-08-06 - 主分类号： H01L21/60 文献下载
摘要：半导体装置具有第一半导体小片。第一互连结构，诸如导电柱，其包括形成在导电柱之上的凸点，以及第二互连结构形成在所述第一半导体小片的外围区域。第二半导体小片布置在第一互连结构和第二互连结构之间的第一半导体小片之上。第二半导体小片的高度低于第一互连结构的高度。第二半导体小片的占用空间小于第一半导体小片的中央区域。密封体沉积在第一半导体小片和第二半导体小片之上。备选地，第二半导体小片布置在包括多个互连结构的半导体封装之上。实现来自单侧FO‑WLCSP的外部连通性而没有使用导电通孔以提供高的产量及装置可靠性。
扇出型 wlcsp 堆叠半导体小片方法装置

[发明专利]半导体器件以及使用标准化载体形成嵌入式晶片级芯片尺寸封装的方法-CN201310671468.9有效
发明人：韩丙濬;沈一权;林耀剑;P.C.马里穆图 -专利权人： 新科金朋有限公司
申请日： 2013-12-11 - 公布日： 2019-05-07 - 主分类号： H01L21/56 文献下载
摘要：本发明涉及半导体器件以及使用标准化载体形成嵌入式晶片级芯片尺寸封装的方法。一种半导体器件包括标准化载体。半导体晶片包括多个半导体管芯和基底半导体材料。通过基底半导体材料的第一部分单切半导体晶片以分离半导体管芯。将半导体管芯设置在标准化载体上。标准化载体的尺寸与半导体管芯的尺寸无关。将密封剂沉积在标准化载体上且在半导体管芯周围。在半导体管芯上形成互连结构，同时使得密封剂没有互连结构。通过密封剂单切半导体器件。密封剂保持设置在半导体管芯的侧面上。可替换地，通过基底半导体的第二部分且通过密封剂来单切半导体器件以从半导体管芯的侧面去除基底半导体的第二部分和密封剂。
半导体器件以及使用标准化载体形成嵌入式晶片芯片尺寸封装方法

[发明专利]半导体器件和形成具有垂直互连单元的低轮廓扇出式封装的方法-CN201310669363.X有效
发明人： P.C.马里穆图;沈一权;林耀剑;崔源璟 -专利权人： 新科金朋有限公司
申请日： 2013-12-11 - 公布日： 2019-04-23 - 主分类号： H01L21/768 文献下载
摘要：本发明涉及半导体器件和形成具有垂直互连单元的低轮廓扇出式封装的方法。一种半导体器件包括半导体管芯。第一互连结构被设置在半导体管芯的外围区上。半导体部件被设置在半导体管芯上。半导体部件包括第二互连结构。半导体部件被设置在半导体管芯上以使第二互连结构与第一互连结构对准。第一互连结构包括多个互连单元，该多个互连单元围绕半导体管芯的第一和第二相邻侧设置以形成互连单元的围绕半导体管芯的L形边界。第三互连结构被形成在半导体管芯上，与第一互连结构垂直。绝缘层被形成在半导体管芯和第一互连结构上。形成通过绝缘层且进入第一互连结构的多个通孔，其中第二互连结构被设置在该通孔内。
半导体器件形成具有垂直互连单元轮廓扇出式封装方法

[发明专利]形成用于FO-EWLB中电源/接地平面的嵌入导电层的半导体器件和方法-CN201410085270.7有效
发明人：林耀剑;包旭升;陈康 -专利权人： 新科金朋有限公司
申请日： 2014-03-10 - 公布日： 2019-03-26 - 主分类号： H01L21/768 文献下载
摘要：一种半导体器件具有第一导电层和与所述第一导电层相邻布置的半导体管芯。在所述第一导电层和半导体管芯上沉积密封剂。在所述密封剂、半导体管芯和第一导电层上形成绝缘层。在所述绝缘层上形成第二导电层。将所述第一导电层的第一部分电连接到V_SS并形成接地平面。将所述第一导电层的第二部分电连接到V_DD并形成电源平面。第一导电层、绝缘层和第二导电层构成解耦电容器。在所述绝缘层和第一导电层上形成包括第二导电层的迹线的微带线。在嵌入虚管芯、互连单元或模块化PCB单元上提供第一导电层。
形成用于 fo ewlb 电源接地平面嵌入导电半导体器件方法

[发明专利]形成超高密度嵌入式半导体管芯封装的半导体器件和方法-CN201410080562.1有效
发明人：林诗轩;陈泽忠;萧永宽;方金明;潘弈豪;廖俊和 -专利权人： 新科金朋有限公司
申请日： 2014-03-06 - 公布日： 2019-03-19 - 主分类号： H01L23/31 文献下载
摘要：本发明涉及形成超高密度嵌入式半导体管芯封装的半导体器件和方法。半导体器件具有多个半导体管芯。第一预制绝缘膜被布置在半导体管芯上。在第一预制绝缘膜上形成导电层。在半导体管芯和第一预制绝缘膜上形成互连结构。在半导体管芯上层压第一预制绝缘膜。第一预制绝缘膜包括玻璃布料、玻璃纤维或玻璃填料。半导体管芯被嵌入第一预制绝缘膜内，其中第一预制绝缘膜覆盖半导体管芯的第一表面和侧表面。互连结构被形成在与第一表面相对的半导体管芯的第二表面上。在半导体管芯上布置第一预制绝缘膜之后，去除第一预制绝缘膜的一部分。在第一预制绝缘膜上布置第二预制绝缘膜。
形成超高密度嵌入式半导体管芯封装半导体器件方法

[发明专利]在半导体管芯上形成细节距的RDL的半导体器件和方法-CN201410814198.7有效
发明人： P.C.马里穆图;林耀剑;崔源璟;沈一权 -专利权人： 新科金朋有限公司
申请日： 2014-12-23 - 公布日： 2019-03-12 - 主分类号： H01L21/768 文献下载
摘要：本发明涉及在半导体管芯上形成细节距的RDL的半导体器件和方法。半导体器件具有包括多个导电迹线的第一导电层。第一导电层形成在衬底上。利用窄节距形成导电迹线。在第一导电层上放置第一半导体管芯和第二半导体管芯。在第一和第二半导体管芯上沉积第一密封剂。移除衬底。在第一密封剂上沉积第二密封剂。在第一导电层和第二密封剂上形成堆积互连结构。堆积互连结构包括第二导电层。在第一密封剂中放置第一无源器件。在第二密封剂中放置第二无源器件。在第二密封剂中放置垂直互连单元。第三导电层形成在第二密封剂上并且经由垂直互连单元电气连接到堆积互连结构。
半导体管芯形成细节 rdl 半导体器件方法

[发明专利]分层衬底上有嵌入载盘的集成电路封装系统及其制造方法-CN201410301863.2有效
发明人：姜旻庚;卢泳达;田东柱;朴敬熙 -专利权人： 新科金朋有限公司
申请日： 2014-06-27 - 公布日： 2019-02-12 - 主分类号： H01L21/98 文献下载
摘要：集成电路封装系统和制造集成电路封装系统的方法，所述系统包括：具有嵌入载盘的介电芯；在所述介电芯上的顶部阻焊层，嵌入载盘的载盘顶表面在所述顶部阻焊层下面；附接到所述嵌入载盘的器件互连件；以及具有互连柱的集成电路器件，附接到所述器件互连件的所述互连柱用于将所述集成电路器件安装到所述介电芯。
分层衬底嵌入集成电路封装系统及其制造方法

[发明专利]半导体器件及其制作方法-CN201310142037.3有效
发明人：沈一权;俊谟具;P.C.马里穆图;林耀剑;林诗轩 -专利权人： 新科金朋有限公司
申请日： 2013-04-23 - 公布日： 2019-01-18 - 主分类号： H01L23/528 文献下载
摘要：半导体器件及其制作方法。一种半导体器件，具有包括基底和从基底延伸的多个导电柱的衬底。该衬底可以是晶片形状、面板、或已单体化的形式。导电柱可以具有圆形、矩形、锥形、或中间变窄的形状。半导体管芯通过基底中的开孔被设置在导电柱之间。半导体管芯在导电柱上面延伸或者被设置在导电柱的下面。密封剂沉积在半导体管芯上并且围绕导电柱。基底和密封剂的一部分被去除以电隔离导电柱。在半导体管芯、密封剂、和导电柱上形成互连结构。在半导体管芯、密封剂、和导电柱上形成绝缘层。半导体封装设置在半导体管芯上并电连接到导电柱。
半导体器件及其制作方法

[发明专利]半导体器件以及在FO-WLCSP中形成双侧互连结构的方法-CN201310170374.3有效
发明人：林耀剑;陈康 -专利权人： 新科金朋有限公司
申请日： 2013-05-10 - 公布日： 2018-12-14 - 主分类号： H01L21/48 文献下载
摘要：本发明的名称为半导体器件以及在FO‑WLCSP中形成双侧互连结构的方法。一种半导体器件具有衬底，所述衬底包括形成在所述衬底的第一和第二相反表面上的第一和第二导电层。多个引线柱或柱形凸起被形成在所述衬底上。半导体小片被安装到所述引线柱之间的所述衬底上。第一密封剂被沉积在所述半导体小片周围。第一互连结构被形成在所述半导体小片和第一密封剂上。第二密封剂被沉积在所述衬底、半导体小片和第一互连结构上。所述第二密封剂能够被形成在所述半导体小片的一部分和所述衬底的侧表面上。所述第二密封剂的一部分被去除以暴露所述衬底和第一互连结构。第二互连结构被形成在所述第二密封剂和第一互连结构上并且与所述引线柱电耦合。分立半导体器件能够被形成在所述互连结构上。
半导体器件以及 fo wlcsp 形成互连结构方法

1
2
3
4
5
6
7
下一页»
尾页
共 94 条