“意法半导体有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果454个，建议您升级VIP下载更多相关专利

[发明专利]带有焊料接纳区域的集成电路(IC)封装体及相关联方法-CN201510627910.7有效
发明人：黄永盛 -专利权人： 意法半导体有限公司
申请日： 2015-09-28 - 公布日： 2019-10-18 - 主分类号： H01L23/488 文献下载
摘要：本申请涉及带有焊料接纳区域的集成电路(IC)封装体及相关联方法。提供一种单芯片集成电路(IC)封装体包括裸片焊盘以及在该裸片焊盘上的限定焊料接纳区域的间隔物环。焊料本体在该裸片焊盘上在该焊料接纳区域内。IC裸片在该间隔物环上并且由在该焊料接纳区域内的焊料本体固定到该裸片焊盘上。包封材料包围该裸片焊盘、该间隔物环和该IC裸片。对于多芯片IC封装体，坝状物结构在该裸片焊盘上并且限定多个焊料接纳区域。对应的焊料本体在该裸片焊盘上在对应的焊料接纳区域内。IC裸片在每一个对应的焊料接纳区域内并且由相应的焊料本体保持在位。包封材料包围该裸片焊盘、该坝状物结构以及该多个IC裸片。
带有焊料接纳区域集成电路 ic 封装相关方法

[发明专利]用于制造包括MOS电容器的一次性可编程类型的存储器单元的方法以及对应的集成电路-CN201510831353.0有效
发明人： S·德努尔梅;P·康德利耶 -专利权人： 意法半导体有限公司
申请日： 2015-11-25 - 公布日： 2019-10-11 - 主分类号： H01L27/105 文献下载
摘要：本公开涉及用于制造包括MOS电容器的一次性可编程类型的存储器单元的方法以及对应的集成电路。该集成电路包括具有位于埋设绝缘层(30)上方的半导体薄膜(20n,p)的、绝缘体上硅类型的衬底(10)，包括MOS电容器(C)的一次性可编程类型的至少一个存储器单元，所述MOS电容器具有：包括至少部分地硅化(ZSE1)并且由绝缘横向区域(CI1、CI2、CI4和CI5)侧接的栅极区域(G)的第一电极区域(E1)，位于所述栅极区域(G)和所述半导体薄膜(20n和20p)之间的电介质层(OX)，以及包括位于所述绝缘横向区域(CI1、CI2、CI4和CI5)旁边并至少部分地在电介质层(OX)之下延伸的所述半导体薄膜的硅化区域(ZSE2)的第二电极区域(E2)。
用于制造包括 mos 电容器一次性可编程类型存储器单元方法以及对应集成电路

[发明专利]反相电路-CN201910185655.3在审
发明人： H·埃尔迪拉尼;P·福特内奥 -专利权人： 意法半导体有限公司;意法半导体（克洛尔2）公司
申请日： 2019-03-12 - 公布日： 2019-09-24 - 主分类号： H01L27/088 文献下载
摘要：本公开涉及反相电路。一种反相器包括半导体衬底。Z²‑FET开关设置在半导体衬底的第一表面处，并且又一开关设置在半导体衬底的第一表面处。又一开关和Z²‑FET开关具有耦合在第一参考端子和第二参考端子之间的电流路径。
衬底半导体参考端子第一表面反相电路电流路径开关设置耦合反相器

[实用新型]电子器件-CN201822074659.8有效
发明人： P·加利;L·德孔蒂 -专利权人： 意法半导体有限公司
申请日： 2018-12-11 - 公布日： 2019-09-13 - 主分类号： H01L27/02 文献下载
摘要：本公开的实施例提供了一种电子器件，包括：第一MOS晶体管，具有通过沟道形成区彼此分离的源极区和漏极区；在所述沟道形成区之上的第一栅极；其中所述漏极区包括延伸区；以及在所述延伸区之上的第二栅极，其中所述第二栅极连接到所述第一栅极。
沟道形成区电子器件漏极区延伸区彼此分离栅极连接源极区

[实用新型]存储器阵列和存储器单元-CN201821956718.8有效
发明人： H·埃尔迪拉尼;T·贝德卡尔拉茨;P·加利 -专利权人： 意法半导体有限公司
申请日： 2018-11-26 - 公布日： 2019-09-13 - 主分类号： H01L27/108 文献下载
摘要：本公开的实施例涉及存储器阵列和存储器单元。存储器阵列包括以行和列布置的Z²‑FET型存储器单元，其中每个存储器单元包括MOS型选择晶体管和与选择晶体管的第一导电类型的漏极区共用地共享的第一导电类型的第一区。存储器阵列的同一列的选择晶体管具有共用漏极区、共用源极区和共用沟道区。本实用新型的实施例能够在不增加芯片大小的情况下提高选择晶体管的电流承受能力。
存储器单元存储器阵列选择晶体管第一导电类型电流承受能力本实用新型共用源极区共用漏极第一区沟道区漏极区同一列芯片共享

[发明专利]用于移动站的电池交换系统-CN201910117608.5在审
发明人： P·乔蒂;C·S·D·郑 -专利权人： 意法半导体有限公司
申请日： 2019-02-15 - 公布日： 2019-09-10 - 主分类号： H02J7/00 文献下载
摘要：本公开涉及用于移动站的电池交换系统。例如，一种电池充电系统包括：第一电连接器，设置为面向第一搁架；第二电连接器，设置为面向第二搁架；第一充电设备，耦合至第一电连接器；以及第二充电设备，耦合至第二电连接器。一种移动设备包括第一电连接器、朝向第一电连接器的第一搁架部分和第二搁架部分、以及朝向第二电连接器的第三搁架部分和第四搁架部分。电池充电系统和移动设备的每个电连接器均包括第一导体、第二导体和第三导体，其中第一导体电耦合至第三导体，并且第二导体与第一和第三导体电隔离且设置在第一导体和第三导体之间，这使电池充电系统和移动设备能够容易地交换电池。
电连接器导体搁架电池充电系统移动设备耦合电池交换系统充电设备导体电移动站电池隔离交换

[发明专利]具有保护侧壁的半导体封装体及其形成方法-CN201910111857.3在审
发明人：刘云;D·加尼 -专利权人： 意法半导体有限公司
申请日： 2019-02-12 - 公布日： 2019-09-06 - 主分类号： H01L23/488 文献下载
摘要：公开了一种半导体封装体及其形成方法，所述半导体封装体具有通过模制化合物保护侧壁的管芯。该封装体包括具有与第二表面相对的第一表面和在第一表面和第二表面之间延伸的侧壁的管芯。再分布层形成在每个管芯的第一表面上。管芯的第一表面的面积大于再分布层的面积，使得管芯的第一表面的一部分被暴露。当在管芯和再分布层上方形成模制化合物以形成半导体封装体时，模制化合物位于再分布层的外边缘和第一表面的外边缘之间的管芯的第一表面上。模制化合物也位于管芯的侧壁上，其在运输过程中提供防止破碎或破裂的保护。
管芯第一表面半导体封装体模制化合物再分布层侧壁第二表面外边缘运输过程封装体破碎破裂暴露延伸

[发明专利]接近传感器帽-CN201410831009.7有效
发明人：栾竟恩;J·泰赛尔 -专利权人： 意法半导体有限公司
申请日： 2014-12-24 - 公布日： 2019-09-03 - 主分类号： G01D5/26 文献下载
摘要：一种形成接近传感器帽的方法，包括将透镜放置在粘附层上；每个透镜包括面向粘附层的第一侧和背离粘附层的第二侧。然后形成包封层；包封层具有与粘附层相接触的第一侧和与每个所述透镜的第二侧相接触的第二侧。包封层和透镜被与粘附层分离，翻转，并且放置在另一粘附层之上。放置包括透镜的包封层以使得每个透镜的第一侧背离粘附层。在包封层上形成帽脚；每个帽脚与包封层的第二侧相接触并且从包封层的第二侧延伸。将包封层与粘附层分离。
接近传感器

[发明专利]用于测量信号的频率的方法和装置-CN201610243938.5有效
发明人： M·乌德比纳;S·德迪厄 -专利权人： 意法半导体有限公司
申请日： 2016-04-18 - 公布日： 2019-08-30 - 主分类号： G01R23/10 文献下载
摘要：本公开的实施例涉及用于测量信号的频率的方法和装置。信号(SIG)的频率使用在周期性参考信号(REF)的周期期间的所述信号(SIG)的周期的数目的滑动平均值来从参考信号(REF)确定。
用于测量信号频率方法装置

[发明专利]具有感测表面空腔的图像传感器装置及相关方法-CN201511029744.7有效
发明人：黄永盛 -专利权人： 意法半导体有限公司
申请日： 2015-12-31 - 公布日： 2019-08-27 - 主分类号： H01L27/146 文献下载
摘要：本披露涉及具有感测表面空腔的图像传感器装置及相关方法。一种图像传感器装置，该图像传感器装置可以包括互连层、由该互连层承载并且具有图像感测表面的图像传感器IC以及横向地包围该图像传感器IC并且覆盖该图像传感器IC的上表面直到该图像感测表面的包封材料。该图像传感器装置可以包括光学板和镜头组件，该光学板具有由该包封材料的上表面承载并且与该图像感测表面相对准的周边下表面，该光学板在该图像感测表面上方被间隔开以限定内部空腔，并且该镜头组件耦合至该包封材料并且与该图像感测表面相对准。
有感表面空腔图像传感器装置相关方法

[实用新型]通信设备与通信系统-CN201821104171.9有效
发明人： M·什蒂格利奇;N·苏哈多尔尼克;M·乌德比纳 -专利权人： 意法半导体有限公司;意法半导体发展有限责任公司
申请日： 2018-07-12 - 公布日： 2019-08-06 - 主分类号： H04B5/00 文献下载
摘要：本公开涉及通信设备与通信系统，具体涉及用于同步应答器内有源负载调制时钟的方法和对应应答器。应答器使用有源负载调制与读取器通信。应答器包括数字锁相环DPLL，其在操作中生成与读取器的载波时钟同步的有源负载调制ALM载波时钟。在数据帧的传输之间，DPLL被置于闭合DPLL的反馈环路的操作的锁定模式。在具有持续时间的传输数据帧内，在传输数据帧的持续时间中，DPLL被置于打开反馈环路的操作的保持模式。在传输数据帧的持续时间期间，至少一次地调整ALM载波时钟的相位。
应答器传输数据帧载波时钟源负载调制反馈环路读取器通信系统通信设备持续时间期间数字锁相环闭合在操作中数据帧同步的锁定传输通信

[发明专利]具有玻璃中介层的芯片级封装照相机模块及其制作方法-CN201910101455.5在审
发明人： J-M·格雷贝特;W·C·J·利姆 -专利权人： 意法半导体有限公司
申请日： 2015-09-22 - 公布日： 2019-07-12 - 主分类号： H01L27/146 文献下载
摘要：本发明的各个实施例涉及照相机模块及其制造方法。该照相机模块包括具有第一侧以及与第一侧相对的第二侧的玻璃中介层，玻璃中介层包括：第一玻璃层和第二玻璃层；导电迹线层，在第二玻璃层中并位于第一玻璃层与第二玻璃层之间；第一导电通孔，在第一侧处并延伸通过第一玻璃层；以及第二导电通孔，在第二侧处并延伸通过第二玻璃层，导电迹线层将第一导电通孔与第二导电通孔电耦合，玻璃中介层具有从第一侧延伸到第二侧的窗口部分。该照相机模块还包括：图像传感器裸片，通过第二导电通孔在第二侧处机械耦合并且电耦合至玻璃中介层；以及透镜，与玻璃中介层的第一侧相邻，透镜通过玻璃中介层的窗口部分与图像传感器裸片光学连通。
玻璃层中介层导电通孔玻璃照相机模块图像传感器裸片透镜导电迹线层电耦合延伸芯片级封装光学连通机械耦合制作制造

[发明专利]防止静电放电的电子器件-CN201811513651.5在审
发明人： P·加利;L·德孔蒂 -专利权人： 意法半导体有限公司
申请日： 2018-12-11 - 公布日： 2019-07-09 - 主分类号： H01L27/02 文献下载
摘要：一种用于提供ESD保护的电子器件由MOS晶体管形成。MOS晶体管包括通过沟道形成区彼此分离的源极区和漏极区。第一栅极位于沟道形成区之上。漏极区包括延伸区。第二栅极位于延伸区之上。第一栅极和第二栅极彼此电连接。
沟道形成区电子器件漏极区延伸区彼此分离静电放电电连接源极区

[发明专利]包括Z²-FET型存储器单元的存储器阵列-CN201811420459.1在审
发明人： H·埃尔迪拉尼;T·贝德卡尔拉茨;P·加利 -专利权人： 意法半导体有限公司
申请日： 2018-11-26 - 公布日： 2019-07-09 - 主分类号： H01L27/11568 文献下载
摘要：本公开的实施例涉及包括Z²‑FET型存储器单元的存储器阵列。存储器阵列包括以行和列布置的Z²‑FET型存储器单元，其中每个存储器单元包括MOS型选择晶体管和与选择晶体管的第一导电类型的漏极区共用地共享的第一导电类型的第一区。存储器阵列的同一列的选择晶体管具有共用漏极区、共用源极区和共用沟道区。
存储器单元存储器阵列选择晶体管第一导电类型共用源极区共用漏极第一区沟道区漏极区同一列共享

[实用新型]用于生成随机信号的集成设备和系统-CN201821593398.4有效
发明人： P·加利;T·贝德卡尔拉茨 -专利权人： 意法半导体有限公司
申请日： 2018-09-28 - 公布日： 2019-07-05 - 主分类号： H03K19/00 文献下载
摘要：本公开的实施例涉及用于生成随机信号的集成设备和系统。一种用于生成随机信号的集成设备包括：第一端子；脉冲信号生成器，被配置为在第一端子上生成电流脉冲串；和第一控制电路，被耦合到第一端子并且被配置为将电流脉冲串转换成电压信号，该电压信号随机地包括大于阈值的电压脉冲，随机信号包括大于阈值的电压脉冲。
随机信号集成设备电流脉冲电压脉冲脉冲信号生成器转换成电压信号电压信号控制电路随机地耦合到配置