“徐震球”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果36个，建议您升级VIP下载更多相关专利

[发明专利]存储器结构及其制造方法-CN202010466393.0在审
发明人： 徐震球;詹勋桂;薛凯安;黄铭德;姜俐岑;廖宏魁 -专利权人：力晶积成电子制造股份有限公司
申请日： 2020-05-28 - 公布日： 2021-11-09 - 主分类号： H01L27/11568 文献下载
摘要：本发明公开一种存储器结构及其制造方法，其中该存储器结构包括基底、电荷存储层、第一栅极、第一介电层与第二介电层。基底包括存储单元区。电荷存储层位于存储单元区中的基底上。电荷存储层具有凹陷。电荷存储层在凹陷的周围具有尖端。第一栅极位于电荷存储层上。第一介电层位于电荷存储层与基底之间。第二介电层位于第一栅极与电荷存储层之间。
存储器结构及其制造方法

[发明专利]非挥发性存储器元件及其制造方法-CN202010146226.8在审
发明人：陈菁华;纪秉辰;游舜淙;林明源;赖汉昭;周志文;徐震球 -专利权人：力晶积成电子制造股份有限公司
申请日： 2020-03-05 - 公布日： 2021-08-20 - 主分类号： H01L27/11517 文献下载
摘要：本发明公开一种非挥发性存储器元件及其制造方法，其中该非挥发性存储器元件包括基底、堆叠结构、反熔丝栅极、栅介电层、第一掺杂区与第二掺杂区。堆叠结构形成于基底上，且包括一浮置栅极、一选择逻辑栅极、一逻辑栅介电层与一多晶硅层间介电质层，其中选择逻辑栅极设置于所述浮置栅极上，逻辑栅介电层设置于所述浮置栅极与所述基底之间，多晶硅层间介电质层设置于浮置栅极与选择逻辑栅极之间。反熔丝栅极同样设置于所述基底上，栅介电层则设置于反熔丝栅极与基底之间。第一掺杂区形成于浮置栅极的一侧的基底内。第二掺杂区形成于浮置栅极与反熔丝栅极之间的基底内，且一通道区形成在第二掺杂区与第一掺杂区之间。
挥发性存储器元件及其制造方法

[发明专利]半导体结构的制造方法-CN201210273265.X有效
发明人： 徐震球;赖东明;薛凯安;黄铭德 -专利权人：钜晶电子股份有限公司
申请日： 2012-08-02 - 公布日： 2014-02-12 - 主分类号： H01L21/8247 文献下载
摘要：本发明公开一种半导体结构的制造方法。提供具有晶胞区及周边区的基底。在晶胞区及周边区的基底上依序形成氧化材料层及第一导体材料层。进行一图案化步骤，以于晶胞区的基底上形成第一堆叠结构以及于周边区的基底上形成第二堆叠结构。于第一堆叠结构的侧壁上形成第一间隙壁以及于第二堆叠结构的侧壁上形成第二间隙壁。在第一堆叠结构两侧的基底中形成至少二第一掺杂区以及于第二堆叠结构两侧的基底中形成二第二掺杂区。至少于第一堆叠结构上形成介电层及第二导体层。晶胞区中的第一堆叠结构、介电层及第二导体层构成一电荷存储结构。
半导体结构制造方法

[发明专利]单次可程序化只读存储器的制造方法-CN200510065594.5无效
发明人：张格荥;陈东波;赖东明;徐震球 -专利权人：力晶半导体股份有限公司
申请日： 2005-04-18 - 公布日： 2006-11-01 - 主分类号： H01L21/8247 文献下载
摘要：一种单次可程序化只读存储器的制造方法，此方法先提供基底，于基底上依序形成穿隧氧化层、第一导体层、掩模层及第一图案化光致抗蚀剂层。之后，以第一图案化光致抗蚀剂层为掩模，于基底中形成沟槽。接着，形成绝缘层填满沟槽。然后，移除部分绝缘层。之后，形成预定为浮置栅极的部分第一导体层，再于其上形成顶盖层。接着，移除掩模层，并于基底上依序形成第二导体层及第二图案化光致抗蚀剂层。继之，以第二图案化光致抗蚀剂层及顶盖层为掩模，形成字线及浮置栅极。最后，移除第二图案化光致抗蚀剂层，以及分别于字线与浮置栅极两侧的基底中形成源极/漏极区。
单次可程序化只读存储器制造方法

[发明专利]光感测元件的结构和制作方法-CN200410092214.2无效
发明人：黄明政;徐震球 -专利权人：力晶半导体股份有限公司
申请日： 2004-11-03 - 公布日： 2006-05-10 - 主分类号： H01L31/18 文献下载
摘要：一种光感测元件的制作方法。首先，提供一基板，基板上形成有至少一金属间介电层，金属间介电层包括多个感光区，及多个金属图案形成于金属间介电层上，其中每一金属图案不覆盖该些感光区。接着，形成一介电层于金属间介电层上，并平坦化介电层。如此，介电层经由平坦化后的表面较现有技术的有机平坦化层平坦，可克服现有技术黄色条纹(Yellowstrip)的问题。
光感测元件结构制作方法

[发明专利]快闪存储单元及其制造方法-CN200410033268.1无效
发明人：王进忠;杜建志;宋达;徐震球 -专利权人：力晶半导体股份有限公司
申请日： 2004-03-29 - 公布日： 2005-10-05 - 主分类号： H01L27/115 文献下载
摘要：一种快闪存储单元，此存储单元是由p型基底、设置于p型基底中的深n型井区、设置于p型基底上的堆栈栅极结构，此堆栈栅极结构由p型基底起依序为穿隧氧化层、浮置栅极、栅间介电层、控制栅极与顶盖层、分别设置于堆栈栅极结构两侧的p型基底中的源极区与漏极区、设置于堆栈栅极结构侧壁的间隙壁、设置于深n型井区中，且从漏极区延伸至堆栈栅极结构下方并与源极区相邻的p型口袋掺杂区、贯穿漏极区与p型口袋掺杂区的结的p型掺杂区，且p型掺杂区与该间隙壁相距一距离及设置于漏极区上并电性连接p型掺杂区的接触窗所构成。
闪存单元及其制造方法

[发明专利]多孔性低介电常数材料的制造方法-CN01131056.1无效
发明人：李世达;徐震球 -专利权人：矽统科技股份有限公司
申请日： 2001-09-10 - 公布日： 2004-07-14 - 主分类号： H01L21/31 文献下载
摘要：一种多孔性低介电常数材料的制造方法，主要是利用临界点干燥的方式，配合压力、温度的变化，将特定湿膜组成物中的液体成分予以释出，而形成具有多孔性结构的低介电常数材料。具有高稳定性、不易碎裂、高硬度、粘着度佳、热膨胀系数低等优点；可兼容于化学机械研磨制程；具有制程简单及成本低，故可广泛地应用至各种需要使用低介电材料的应用场合中，例如积体电路的镶嵌制程、液晶显示器或通讯用积体电路等的应用上。
多孔介电常数材料制造方法

[发明专利]铜双镶嵌内连线的焊垫及其制造方法-CN02146724.2无效
发明人：李世达;徐震球;颜聪富;王清帆 -专利权人：矽统科技股份有限公司
申请日： 2002-11-04 - 公布日： 2004-05-26 - 主分类号： H01L23/522 文献下载
摘要：一种铜双镶嵌内连线的焊垫及其制造方法，它包括具有一平坦表面的第一堆叠绝缘结构设置于基底上；多数第一铜插塞是镶嵌于第一堆叠绝缘结构中；第一层至第n－1层的铜导线层是镶嵌于第一堆叠绝缘结构中，每一铜导线层是通过第一铜插塞电性连接；第二绝缘层是设置于第一堆叠绝缘结构和n－1层铜导线层上；多数第二铜插塞是镶嵌于第二绝缘层中，第二铜插塞是连接至第n－1层铜导线层；第n层AlCu导线层是设置于第一绝缘层和第二铜插塞上，且连接至第二铜插塞，第n层AlCu导线层包括一焊垫和一内连线；保护层是设置于第n层AlCu层和第二绝缘层上，保护层具有一开口暴露出该焊垫。具有降低制造成本和焊垫制程的复杂度的功效。
镶嵌连线及其制造方法

[发明专利]在低介电材料层与内连线间形成阻障层的方法-CN02131620.1有效
发明人：李世达;徐震球 -专利权人：矽统科技股份有限公司
申请日： 2002-09-11 - 公布日： 2004-03-17 - 主分类号： H01L21/768 文献下载
摘要：一种在低介电材料层与内连线间形成阻障层的方法。首先，提供一基底，其覆盖有一绝缘层且绝缘层具有一金属内连线；接着，在金属内连线及介电层上方形成一封盖层；然后，通过一反应气体对封盖层实施一电浆处理，其中所使用的反应气体选自二氧化碳、氨气、二氧化氮、硅烷、三甲基硅烷或四甲基硅烷的至少一种。最后，在封盖层上形成一低介电材料层，具有增加低介电常数材料层与封盖层之间的附着力的功效。
低介电材料连线形成阻障方法

[发明专利]浅沟槽隔离构造及其制造方法-CN02128693.0无效
发明人：陈隆;张世辉;杨人龙;曾乙峰;徐震球 -专利权人：矽统科技股份有限公司
申请日： 2002-08-12 - 公布日： 2004-02-18 - 主分类号： H01L21/76 文献下载
摘要：一种浅沟槽隔离构造及其制造方法，其包括依序进行的下列步骤：在半导体基底上形成沟槽罩幕，使用此沟槽罩幕在基底内形成一沟槽；在沟槽的底部和侧壁上形成热氧化衬垫层；在含氮原子气体的存在下进行退火，在热氧化衬垫层下方的沟槽内的基底表面上形成第一氮化衬垫层；在热氧化衬垫层上形成第二氮化衬垫层；将绝缘物填入该沟槽内。具有改善元件稳定性的功效。
沟槽隔离构造及其制造方法

[发明专利]具有改良稳定性的金氧半场效元件的制造方法-CN02118602.2无效
发明人：王腾锋;陈隆;徐震球 -专利权人：矽统科技股份有限公司
申请日： 2002-04-25 - 公布日： 2003-11-05 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种具有改良稳定性的金氧半场效元件的制造方法。首先，提供一半导体基底。其次，依据一临界尺寸形成一闸极电极于该半导体基底上，其中该闸极电极具有一闸极氧化物层及一导体闸极。接着，量测该导体闸极的实际尺寸。之后，依据该导体闸极的实际尺寸决定后续形成的导体闸极侧壁层的一特定厚度，以降低该金氧半场效元件受该导体闸极的临界尺寸所影响的电性变化。最后，于该闸极电极侧壁形成具有该特定厚度的导体闸极侧壁层。
具有改良稳定性半场元件制造方法

[发明专利]晶圆辨识标号的制作方法-CN02106277.3无效
发明人：李世达;徐震球 -专利权人：矽统科技股份有限公司
申请日： 2002-04-08 - 公布日： 2003-10-22 - 主分类号： H01L21/00 文献下载
摘要：本发明系为一种晶圆辨识标号的制作方法，至少包括：提供一晶圆，具有一正面、一背面以及一侧面；以及形成一辨识标号于上述晶圆的侧面。藉由形成一辨识标号于上述晶圆的侧面方法，可以避免传统上将晶圆辨识标号形成于晶圆的正面或背面所造成的问题。
辨识标号制作方法

[发明专利]IC浅沟渠隔绝的方法-CN02106273.0无效
发明人：陈隆;徐震球 -专利权人：矽统科技股份有限公司
申请日： 2002-04-08 - 公布日： 2003-10-22 - 主分类号： H01L21/76 文献下载
摘要：一种IC浅沟渠隔绝的方法，提供一半导体基底，并蚀刻半导体基底以形成一沟槽；于沟槽内侧形成一衬氧化层，且以氮气电浆于衬氧化层的表面上形成一氮化表面；对半导体基底进行热回火处理，及以一绝缘层填满沟槽以形成一沟槽隔离区。具有可降低半导体基底发生错排的功效。
ic 沟渠隔绝方法

[发明专利]一种消除化学机械研磨碟化效应的内连线制造方法-CN02101728.X无效
发明人： 徐震球;李世达 -专利权人：矽统科技股份有限公司
申请日： 2002-01-14 - 公布日： 2003-07-30 - 主分类号： H01L21/768 文献下载
摘要：一种消除化学机械研磨碟化效应的内连线制造方法，于具有金属线的半导体基底的介电层上形成研磨停止层，接下来，以镶嵌制程形成具镶嵌结构的金属层，并以研磨停止层作为第一研磨终点，执行第一化学机械研磨制程，磨除位于研磨停止层上方的阻障层及金属层，而后以金属层表面作为第二研磨终点，执行第二化学机械研磨制程，磨除研磨停止层，借以避免因为化学机械研磨制程所导致的碟化效应。
一种消除化学机械研磨效应连线制造方法

[发明专利]覆盖有金属阻障层的内连线结构及其制作方法-CN02100116.2无效
发明人： 徐震球;李世达;顾子琨 -专利权人：矽统科技股份有限公司
申请日： 2002-01-04 - 公布日： 2003-07-16 - 主分类号： H01L23/535 文献下载
摘要：一种覆盖有金属阻障层的内连线结构及其制作方法，包括有至少两个相邻的金属导线之间是隔着一开口；金属阻障层是形成于金属导线的侧壁上；介电层是覆盖金属阻障层与金属导线的曝露区域，且填满开口至一预定高度；接触插塞是贯通介电层而与金属导线的顶部形成电连接。具有通过覆盖层来增加内连线结构与内金属介电层之间的附着性及防止内金属介电层的出气现象的功效。
覆盖金属阻障连线结构及其制作方法

1
2
3
下一页»
尾页
共 36 条