“吴显扬”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果18个，建议您升级VIP下载更多相关专利

[实用新型]一种基于BIM软件的BIM构件生成装置-CN202222223510.8有效
发明人：胡斌涛;李本悦;王云峰;丁锋;房朝君;杨明;周辉阳;魏维庸;陈军;吴显扬;赵婉耀 -专利权人：浙江大学;亚翔系统集成科技（苏州）股份有限公司
申请日： 2022-08-24 - 公布日： 2022-12-27 - 主分类号： G06F1/16 文献下载
摘要：本实用新型公开了一种基于BIM软件的BIM构件生成装置，包括移动箱、设在所述移动箱上的计算机主体和设在所述计算机主体上的显示屏，所述显示屏外壁设有防护内壳，所述防护内壳外侧设有防护外壳，所述防护外壳与防护内壳之间设有防护机构，所述防护外壳顶部设有防护盖板，本实用新型通过防护外壳与防护内壳和防护盖板相配合，对显示屏进行防护，防护机构的设置进一步对外界冲击力进行缓冲，缓冲机构的设置对计算机主体和显示屏受到的震动进行缓冲，保证整体稳定，调节机构的设置方便对计算机主体和显示屏的高度进行调整，方便在计算机主体中进行BIM构件生成操作，散热机构和散热片相配合，对计算机主体长时间工作产生的热量进行散热作业。
一种基于 bim 软件构件生成装置

[发明专利]半导体装置的制造方法及半导体装置-CN201911194723.9有效
发明人： 吴显扬;林大钧;潘国华 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-11-28 - 公布日： 2022-12-02 - 主分类号： H01L21/8234 文献下载
摘要：本公开实施例提供一种半导体装置的制造方法及半导体装置，该半导体装置的制造方法包括：于基板上形成多个交替层堆叠；从多个交替层堆叠建构多个纳米片；且于多个纳米片之上形成多个栅极介电质。此方法能够调整纳米片的宽度、厚度、间距与堆叠数量，并可用于单一基板上。此设计弹性设计对电路性能与功率运用的设计最佳化提供广泛的调整范围。
半导体装置制造方法

[发明专利]一种适合于各种壁厚铸件的高强韧免热处理材料的制备方法-CN202111558726.3有效
发明人：霍会娟;郑树波;薛晓兰;赵有韬;姜淑珍;吴显扬 -专利权人：天津新立中合金集团有限公司
申请日： 2021-12-20 - 公布日： 2022-08-05 - 主分类号： C22C1/10 文献下载
摘要：本发明提供了一种适用于各种壁厚铸件的高强韧免热处理材料的制备方法，通过添加Nb、B及其他稀土元素等微量元素，改变铝合金的形核机理，使铸件得到细小、均匀的金相组织，从而提高铸件的整体力学性能。
一种适合于各种铸件强韧热处理材料制备方法

[发明专利]半导体装置-CN202011392773.0在审
发明人：林大钧;潘国华;廖忠志;吴显扬 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-12-02 - 公布日： 2021-07-20 - 主分类号： H01L27/092 文献下载
摘要：半导体装置包括基板、输入/输出装置位于基板上、以及核心装置位于基板上。输入/输出装置包括第一栅极结构，其具有界面层；第一高介电常数的介电堆叠，位于界面层上；以及导电层，位于第一高介电常数的介电堆叠上并与其物理接触。核心装置包括第二栅极结构，其具有界面层；第二高介电常数的介电堆叠，位于界面层上，以及导电层，位于第二高介电常数的介电堆叠上并与其物理接触。第一高介电常数的介电堆叠包括第二高介电常数的介电堆叠与第三介电层。
半导体装置

[发明专利]反熔丝存储器架构以及反熔丝存储器操作方法-CN201610663270.X有效
发明人：廖忠志;吴显扬 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-08-12 - 公布日： 2019-05-07 - 主分类号： G11C13/00 文献下载
摘要：本发明公开一种反熔丝存储器架构以及反熔丝存储器操作方法，该反熔丝存储器架构包括一字元线、一位元线以及一反熔丝单元。反熔丝单元包括一读取装置，读取装置包括连接至字元线的一第一栅极电极、位于第一栅极电极的下方的一第一栅极介电层、连接至位元线的一漏极区以及一源极区。第一栅极介电层具有一第一厚度。漏极区以及源极区是位于第一栅极电极相对的两侧。反熔丝单元还包括一编程装置，编程装置包括连接至字元线的一第二栅极电极、设置于第二栅极电极的下方的一第二栅极介电层。第二栅极介电层具有小于第一厚度的一第二厚度。编程装置还包括一第一源极/漏极区，连接至源极区。
反熔丝存储器架构以及操作方法

[发明专利]熔丝结构-CN201610395613.9在审
发明人： 吴显扬;龚威菖 -专利权人：台湾积体电路制造股份有限公司
申请日： 2010-10-18 - 公布日： 2016-09-21 - 主分类号： H01L23/525 文献下载
摘要：本发明公开了熔丝结构，依据一实施例，该熔丝结构包括阳极、阴极、熔断体设置于阳极与阴极之间，以及多个阴极连接器耦接至阴极，每个阴极连接器等于或大于耦接至有源元件的接触窗的最小特征尺寸的约两倍。本发明的熔丝结构更坚固耐用，能够降低在公知的单一接触窗中被隔绝的大电流，并使得熔丝结构具有更强健的电子迁移能力，使得接触窗内或上方的金属较不可能迁移至熔断体，并使得熔丝结构短路。
结构

[发明专利]高效率FinFET二极管-CN201310684897.X有效
发明人：范学实;张胜杰;胡嘉欣;梁铭彰;吴显扬;谢文兴;黄靖方 -专利权人：台湾积体电路制造股份有限公司
申请日： 2013-12-12 - 公布日： 2014-07-09 - 主分类号： H01L29/41 文献下载
摘要：本发明涉及高效率的FinFET二极管及其制造方法，该FinFET二极管设计为解决由有效面积减少引起的传统FinFET二极管的劣化问题。FinFET二极管具有掺杂衬底、两组分隔开的基本平行等距细长的半导体鳍结构、形成在两组鳍结构之间且用于鳍结构间的绝缘的电介质层、垂直横过两组鳍结构的多个基本等距及平行的细长栅极结构、以及分别纵向地形成在两组鳍结构之上的两组半导体带。两组半导体带掺杂为具有相反的导电类型：p型和n型。FinFET二极管还具有形成在半导体带之上的金属接触件。在一个实施例中，半导体带可通过外延生长和原位掺杂与鳍结构整体形成。
高效率 finfet 二极管

[发明专利]熔丝结构-CN201010514753.6无效
发明人： 吴显扬;龚威菖 -专利权人：台湾积体电路制造股份有限公司
申请日： 2010-10-18 - 公布日： 2011-05-25 - 主分类号： H01L23/525 文献下载
摘要：本发明公开了熔丝结构，依据一实施例，该熔丝结构包括阳极、阴极、熔断体设置于阳极与阴极之间，以及多个阴极连接器耦接至阴极，每个阴极连接器等于或大于耦接至有源元件的接触窗的最小特征尺寸的约两倍。本发明的熔丝结构更坚固耐用，能够降低在公知的单一接触窗中被隔绝的大电流，并使得熔丝结构具有更强健的电子迁移能力，使得接触窗内或上方的金属较不可能迁移至熔断体，并使得熔丝结构短路。
结构

[发明专利]具有熔丝的集成电路与其系统-CN201010121640.X有效
发明人： 吴显扬;郑价言;龚威菖 -专利权人：台湾积体电路制造股份有限公司
申请日： 2010-02-20 - 公布日： 2010-08-25 - 主分类号： H01L27/02 文献下载
摘要：本发明涉及一种集成电路与其系统，包含位于衬底上方的熔丝(Fuse)。该熔丝具有第一端、第二端和位于第一端与第二端间的中间部分。第一虚设图案(Dummy Pattern)被设置相邻于熔丝的中间部分的每一侧。
具有集成电路与其系统

[发明专利]集成电路测试线产生方法与系统-CN200810086695.4无效
发明人：罗增锦;李国财;吴显扬 -专利权人：台湾积体电路制造股份有限公司
申请日： 2008-03-26 - 公布日： 2008-10-15 - 主分类号： G06F17/50 文献下载
摘要：本发明提出一种以网络为基础的集成电路测试线产生方法与系统。此系统包括用以产生并传送一请求的使用者界面以及用以自使用者界面接收请求的一测试线产生器，其中上述请求详细指明测试线所需的配置，测试线产生器根据请求产生包括测试线所需的信息的一布局数据库。
集成电路测试产生方法系统

[发明专利]半导体装置测试线结构、集成电路测试线结构与测试方法-CN200810087409.6有效
发明人：罗增锦;李国财;吴显扬 -专利权人：台湾积体电路制造股份有限公司
申请日： 2008-03-27 - 公布日： 2008-10-01 - 主分类号： H01L23/544 文献下载
摘要：本发明提供一种半导体装置测试线结构、集成电路测试线结构与测试方法。其中，执行集成电路测试的测试线结构包括形成于半导体基底上的切割道区或集成电路晶粒区的测试线接合焊盘阵列、多个形成于接合焊盘区下的测试装置、以及选择性耦接一个测试装置的选择电路。测试线结构将大量的测试装置跨接相同数量的接合焊盘，用以进行参数、可靠度以及功能测试。在传统集成电路测试器中的源测量单元用以在测试装置端点感测并施加预先决定的测试条件，并且在被选择的装置上执行准确的凯式测试。本发明可存取大量的测试装置并产生高准确度的测试参数。
半导体装置测试结构集成电路方法

[发明专利]金属氧化物半导体场效应晶体管装置及其制造方法-CN200710085542.3无效
发明人： 吴显扬 -专利权人：台湾积体电路制造股份有限公司
申请日： 2007-03-08 - 公布日： 2008-05-07 - 主分类号： H01L21/8238 文献下载
摘要：本发明提供一种MOSFET装置的制造方法，包括：提供一半导体基底，其包括至少二个栅极结构；在所述栅极结构上成长一氧化硅层，其中所述栅极结构的该氧化硅层具有不同的厚度；形成一介电层在该氧化硅层上，该介电层与该氧化硅层具有蚀刻选择比；形成一补偿间隙壁在所述栅极结构的侧壁，该补偿间隙壁包括该氧化硅层及该介电层，其中所述栅极结构的该补偿间隙壁具有不同的厚度，该补偿间隙壁具有一相对厚的该氧化硅层及一相对薄的该氧化硅层；以及实施一第一离子注入工艺，以在邻接该补偿间隙壁的该半导体基底中形成一掺杂区，借以获得至少二个MOSFET装置。
金属氧化物半导体场效应晶体管装置及其制造方法

[发明专利]电子式熔线-CN200510080091.5无效
发明人：郑光茗;郑钧隆;刘重希;庄学理;吴显扬;陈晞白 -专利权人：台湾积体电路制造股份有限公司
申请日： 2005-06-29 - 公布日： 2006-05-10 - 主分类号： H01L23/525 文献下载
摘要：本发明提供一种电子式熔线。在一基材上形成一第一层导线。在第一层导线上方，形成一介层窗。此介层窗最好包括一阻障层及一导电材料。在介层窗上方，形成一第二层导线。形成一第一外部接合垫，此第一外部接合垫耦接至第一层导线。形成一第二外部接合垫，此第二外部接合垫耦接至第二层导线。此介层窗、第一层导线及第二层导线作为一电子式熔线。此电子式熔线可经由施加一电流将其烧毁。该垂直结构可形成于任何层里。本发明所述电子式熔线可提高修补速率，降低成本，且缩小晶片尺寸。
电子式熔线

[实用新型]在集成电路元件中的可编程电阻器元件-CN200420117951.9无效
发明人： 吴显扬 -专利权人：台湾积体电路制造股份有限公司
申请日： 2004-10-21 - 公布日： 2006-04-12 - 主分类号： H01L23/62 文献下载
摘要：本实用新型提供一种在集成电路元件中的可编程电阻器元件，包括：多条线路包括半导体层位于基底上，该线路在第一端点与第二端点间电性并联，且其中任何线路可通过从第一端点至第二端点强加电流而被烧断；以及位于第一群线路上但不位于第二群线路上的金属半导体合金。本实用新型提供的集成电路元件，可以通过编程使之具有多重状态。
集成电路元件中的可编程电阻器

[发明专利]一种集成电路结构及制造方法-CN200510079599.3有效
发明人：林全益;吴显扬;杨育佳 -专利权人：台湾积体电路制造股份有限公司
申请日： 2005-06-23 - 公布日： 2006-02-01 - 主分类号： H01L27/04 文献下载
摘要：本发明提供一种集成电路结构及制造方法，包括：在半导体衬底上形成隔离场区域；在衬底表面上形成栅电介质层；在栅电介质层上形成栅电极；形成光刻胶且覆盖于主动区域上；选择性地蚀刻虚拟图案；选择性地蚀刻虚拟衬底；接着移除光刻胶；在沿着该栅电极与该栅电介质层的相对边墙上形成一对间隙壁；在衬底表面上形成源极和漏极；在栅电极、源极和汲极上形成硅化金属；随后形成内层电介质层；接着形成一接触开口及金属线路。本发明利用CMP平坦化处理，其并不会在金属线路与虚拟图案之间伴随增加寄生电容。
一种集成电路结构制造方法

1
2
下一页»
尾页
共 18 条