专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果456个,建议您升级VIP下载更多相关专利
  • [发明专利]半导体元件的制造方法与增进薄膜均匀度的方法-CN200710004744.0无效
  • 林嘉柏;朱建隆 - 力晶半导体股份有限公司
  • 2007-01-30 - 2008-08-06 - H01L21/8239
  • 一种半导体元件的制造方法,先提供包括存储单元区与周边电路区的基底,基底上已形成第一介电层、第一导体层与掩模层,且掩模层、第一导体层、第一介电层与基底中已形成有多个隔离结构。存储单元区的隔离结构的图案密度大于周边电路区的隔离结构的图案密度。在周边电路区的基底上形成一层保护层。接着移除存储单元区的掩模层,并在基底上形成第二导体层。保护层与第二导体层具有约略相同的移除选择比。继而以隔离结构为终止层,移除部分第二导体层与保护层,然后移除部分隔离结构,并移除掩模层。而后在基底上依次形成第二介电层与第三导体层。
  • 半导体元件制造方法增进薄膜均匀
  • [发明专利]超微量分析的取样瓶及其取样方法-CN200710004768.6无效
  • 丁慧敏;杜建兴 - 力晶半导体股份有限公司
  • 2007-01-30 - 2008-08-06 - G01N1/10
  • 本发明公开一种超微量分析的取样瓶及其取样方法,以有效防止超微量分析的前置取样污染。该方法至少包括步骤a)提供一取样瓶体,该取样瓶体上方具有一自该取样瓶体内部上方向外延伸的流出管路、一用以控制该出管路的流出控制阀、一自该取样瓶体上方向内延伸至该取样瓶体底部的流入管路、以及一用以控制该流入管路的流入控制阀;b)连接该流入管路至一取样液管路,并连接该流出管路至一排流管路;c)开启该流入控制阀与该流出控制阀,使一取样液自该取样液管路流入该取样瓶体,并自该取样瓶体底部向上填满该取样瓶体;d)当该取样液填满该取样瓶体后,持续使该取样液自该流入管路导入该取样瓶体,并自该流出管路溢流而出;以及e)关闭该流入控制阀与该流出控制阀,并将该取样瓶体与该取样液管路及该排流管路分离,以提供该取样瓶体内的该取样液进行超微量分析之用。
  • 微量分析取样及其方法
  • [发明专利]掺杂区的形成方法-CN200710004755.9无效
  • 魏鸿基;毕嘉慧 - 力晶半导体股份有限公司
  • 2007-01-30 - 2008-08-06 - H01L21/822
  • 本发明涉及一种掺杂区的形成方法,适用于一基底,基底上已形成有多个互相平行的第一栅极与多个互相平行的第二栅极。其中这些第一栅极往第一方向延伸,这些第二栅极往二方向延伸,且第一方向与第二方向相交。此方法包括在平行第一栅极,且与基底的垂直切面夹一倾斜角θ的方向上,对基底进行一第一导电型掺杂剂注入工艺,于这些第一栅极之间形成一第一导电型掺杂区,其中,这些第二栅极阻挡第一导电型掺杂剂注入于这些第二栅极周围的基底中。
  • 掺杂形成方法
  • [发明专利]具有电容器的半导体元件的制造方法-CN200710004743.6无效
  • 刘建宏;魏鸿基 - 力晶半导体股份有限公司;株式会社瑞萨科技
  • 2007-01-30 - 2008-08-06 - H01L21/82
  • 一种具有电容器的半导体元件的制造方法,先提供具有存储单元区、低压元件区、高压元件区与电容区的基底,且基底上已形成有垫层。在存储单元区与低压元件区上形成掩模层。然后在高压元件区与电容区上形成第一介电层。接着,移除存储单元区与低压元件区上的掩模层与垫层。之后在存储单元区与低压元件区上形成一层第二介电层。再在基底上形成光致抗蚀剂层,裸露出电容区上的第一介电层与低压元件区上的第二介电层。而后以光致抗蚀剂层为掩模,移除电容区上的部分第一介电层,并且移除光致抗蚀剂层。继而在基底上形成导体层。
  • 具有电容器半导体元件制造方法
  • [发明专利]控制系统-CN200710004736.6无效
  • 张哲明;谢政宏 - 力晶半导体股份有限公司
  • 2007-01-30 - 2008-08-06 - G05B11/32
  • 一种控制系统,此系统利用并联两组以上的控制器以及并联两组以上的传感器以做为系统回授控制之用。并且利用一个信号选择器来选择来自这些传感器的信号。因此,可避免因信号干扰、信号误差或信号中断等环境因素而影响系统运作,以提升系统可靠度。除此之外,亦可避免因单一控制器或传感器发生故障而停止系统运作,增加系统稳定性。
  • 控制系统
  • [发明专利]光刻工艺监测标记用光掩模图案及其应用-CN200710003752.3无效
  • 林柏青;马传泰 - 力晶半导体股份有限公司
  • 2007-01-24 - 2008-07-30 - G03F1/14
  • 一种光刻工艺监测标记用光掩模图案,以及利用其的监测光刻工艺的方法。此光掩模图案包括不透光或半透光层,其中形成有至少一列沿短轴方向排列的多个扁菱形开口,以及位于扁菱形开口旁的孔;并包括位于此孔中的至少一列沿短轴方向排列的多个扁菱形图形,其材料与前述不透光或半透光层相同。光刻工艺监测方法则是在光掩模上的图案转移至光致抗蚀剂层之后,检查光致抗蚀剂层中对应该至少一列扁菱形开口的至少一沟槽的边缘及对应该至少一列扁菱形图形的至少一条状光致抗蚀剂图形的边缘是否皆呈锯齿状,如是则表示该光刻工艺符合要求,反之则否。
  • 光刻工艺监测标记用光图案及其应用
  • [发明专利]非易失性存储器-CN200710003743.4无效
  • 魏鸿基;毕嘉慧 - 力晶半导体股份有限公司;株式会社瑞萨科技
  • 2007-01-24 - 2008-07-30 - H01L27/115
  • 一种非易失性存储器,包括基底、多个NAND型存储单元区块、多个虚拟选择栅极线与多个阱区延伸结构。基底中设置有第一导电型阱区。多个NAND型存储单元区块设置于基底上,且在行方向上成镜像配置。NAND型存储单元区块各包括多个存储单元行、多条选择栅极线、多条源极线与多条位线。这些存储单元行配置成行/列阵列,在列的方向上每隔N行存储单元行(N为正整数)设置有两行虚拟存储单元行。每相邻两NAND型存储单元区块的源极线之间设置有两条虚拟选择栅极线。阱区延伸结构设置于两条虚拟选择栅极线之间的基底上,且位于虚拟位线下,并电连接虚拟位线与第一导电型阱区。
  • 非易失性存储器
  • [发明专利]非易失性存储器的制作方法-CN200610171722.9有效
  • 简财源;王子嵩 - 力晶半导体股份有限公司;株式会社瑞萨科技
  • 2006-12-19 - 2008-06-25 - H01L21/8247
  • 一种非易失性存储器的制作方法,此方法是先提供衬底,此衬底具有源极线区域。接着,于衬底上依序形成隧穿介电层、第一导体层、栅极间介电层与第二导体层。然后,移除源极线区域的第二导体层与栅极间介电层,以暴露出第一导体层。继之,于源极线区域的第一导体层与隧穿介电层中形成开口。而后,于衬底上形成第三导体层,且第三导体层填满开口。随后,进行图案化工艺,将第三导体层、第二导体层、栅极间介电层与第一导体层图案化,以形成多个堆迭栅极结构,同时于源极线区域形成源极线。之后,于堆迭栅极结构两侧与源极线下方的衬底中形成掺杂区。
  • 非易失性存储器制作方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top