“冯光建”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果226个，建议您升级VIP下载更多相关专利

[发明专利]凹槽芯片嵌入工艺-CN202010855815.3在审
发明人： 冯光建;黄雷;高群;郭西;顾毛毛 -专利权人：浙江集迈科微电子有限公司
申请日： 2020-08-24 - 公布日： 2020-11-17 - 主分类号： H01L21/48 文献下载
摘要：本发明提供一种凹槽芯片嵌入工艺，包括以下步骤：(a)、提供衬底，在衬底正面刻蚀不同深度的TSV，电镀使金属填满TSV，抛光去除衬底正面金属，在衬底正面制作RDL和焊盘，对衬底正面做临时键合，衬底背面做减薄使长的TSV背部露头，得到第一衬底；(b)、在第一衬底背面刻蚀空腔，使短的TSV底部露出，沉积钝化层，表面涂布光刻胶，曝光显影使TSV底部露出，刻蚀钝化层使TSV底部金属露出；(c)、在空腔内嵌入芯片，填充芯片和空腔的缝隙，在芯片表面制作RDL和焊盘，得到最终结构。本发明的凹槽芯片嵌入工艺，通过光刻胶来保护空腔底部的方式，用刻蚀工艺对空腔底部TSV进行开口，能避免整面刻蚀对空腔底部钝化层的损伤，有利于TSV底部的钝化层开口，破坏空腔底部钝化层。
凹槽芯片嵌入工艺

[发明专利]晶圆级贴片互联方式-CN202010855828.0在审
发明人： 冯光建;马飞;郭西;高群;顾毛毛 -专利权人：浙江集迈科微电子有限公司
申请日： 2020-08-24 - 公布日： 2020-11-17 - 主分类号： H01L21/768 文献下载
摘要：本发明属于半导体技术领域，具体涉及一种晶圆级贴片互联方式，包括以下步骤：把芯片贴在基板上，在基板和芯片表面沉积下层种子层，电镀制作RDL；去除步骤A中制作RDL的光刻胶和RDL外的下层种子层，继续沉积上层种子层，涂布光刻胶曝光定义出凸点位置，电镀形成金属凸点；去除步骤B中涂布的光刻胶和金属凸点外的上层种子层，形成具有垂直互联结构的贴片结构。本发明用晶圆级贴片方式把芯片贴在晶圆表面，然后通过深孔电镀的方式，在晶圆边缘制作互联金属柱，使金属柱上端连接芯片PAD，下端连接基板PAD，形成芯片和基板的导通，占用面积小，产能高，可靠性好。
晶圆级贴片互联方式

[发明专利]具有金刚石微流道的GaN半导体结构、器件及制备方法-CN202010324599.X有效
发明人：马飞;冯光建;陈桥波 -专利权人：浙江集迈科微电子有限公司
申请日： 2020-04-23 - 公布日： 2020-11-03 - 主分类号： H01L29/778 文献下载
摘要：本发明提供一种具有金刚石微流道的GaN半导体结构、器件及制备方法，在键合工艺前，通过较厚的AlxGa1‑xN叠层作为缓冲层使用；在键合工艺后，仅保留临近GaN沟道层的最小x值的AlxGa1‑xN层，以作为AlxGa1‑xN势垒层；通过金刚石微流道薄膜键合，并通过新的第二Si衬底取代第一Si衬底，且优选第二Si衬底采用Si（100）衬底。本发明在解决应力问题的同时，制备工艺简单，适用性较强，且制备的结构及器件具有良好的散热性及可靠性，且可降低单位成本，提高产量。
具有金刚石微流道 gan 半导体结构器件制备方法

[发明专利]一种侧面散热型密闭射频芯片封装工艺-CN201811176825.3有效
发明人： 冯光建;王永河;马飞;程明芳;郭丽丽;郑赞赞;陈雪平;郁发新 -专利权人：浙江集迈科微电子有限公司
申请日： 2018-10-10 - 公布日： 2020-10-27 - 主分类号： H01L21/48 文献下载
摘要：本发明公开了一种侧面散热型密闭射频芯片封装工艺，包括如下步骤：101）载体上刻蚀步骤、102）制作RDL和焊盘步骤、103）制作空腔步骤、104）底座上制作凹坑步骤、105）底座上制作TSV步骤、106）底座上制作散热铜柱步骤、107）封装步骤；本发明提供了具有良好的散热作用的一种侧面散热型密闭射频芯片封装工艺。
一种侧面散热密闭射频芯片封装工艺

[发明专利]一种基于柔性电路板的密闭型射频芯片封装工艺-CN201811176921.8有效
发明人：陈雪平;冯光建;刘长春;丁祥祥;王永河;马飞;程明芳;郁发新 -专利权人：浙江集迈科微电子有限公司
申请日： 2018-10-10 - 公布日： 2020-10-27 - 主分类号： H01L21/48 文献下载
摘要：本发明公开了一种基于柔性线路板的密闭型射频芯片封装工艺，包括如下步骤：101）制作柔性线路板步骤、102）互联焊盘处理步骤、103）盖板处理步骤、104）密封步骤；本发明提供制作系统级封装结构成本低，集成度高，减少了射频芯片工作时的相互干扰的一种基于柔性线路板的密闭型射频芯片封装工艺。
一种基于柔性电路板密闭射频芯片封装工艺

[发明专利]一种芯片贴装方式-CN202010590383.8在审
发明人： 冯光建 -专利权人：浙江集迈科微电子有限公司
申请日： 2020-06-24 - 公布日： 2020-10-23 - 主分类号： H01L21/98 文献下载
摘要：本发明实施例公开了一种芯片贴装方式，包括以下步骤：A，把晶圆放置在加热板上，加热板中间加热装置对晶圆进行局部加热；B，把芯片贴在晶圆加热位置，使芯片焊接在晶圆上，移动晶圆，加热第二个焊接位置；C，对第一个焊接位置改变加热条件，使之冷却，芯片达到多温度回流焊接。本发明通过对载板表面局部位置设置红外加热器，对载板局部区域的加热和快速冷却，实现芯片在该位置的局部回流，避免了整个载板同时加热导致的芯片热处理工艺差异问题，同时也可以实现芯片的原位贴装，避免了芯片的偏移问题。
一种芯片方式

[发明专利]基于场板复合结构的GaN器件及其制备方法-CN202010539786.X有效
发明人： 冯光建;蔡永清;陈桥波;黄雷 -专利权人：浙江集迈科微电子有限公司
申请日： 2020-06-15 - 公布日： 2020-10-16 - 主分类号： H01L21/335 文献下载
摘要：本发明提供一基于场板复合结构的GaN器件及其制备方法，制备方法包括：提供半导体衬底，形成外延结构、钝化辅助层、垂直场板沟槽，形成源极电极、漏极电极场板复合结构，形成栅极结构。本发明可以通过一步制备漏极电极和横向/垂直场板，工艺简单，通过横向/垂直两个场板，在小型化的前提下增强了器件耐压，使器件的耐压不用受限于栅‑漏距离。通过横向场板和垂直场板两个场板的共同作用调节，在给定击穿电压要求下所需场板长度更短，缩小了器件尺寸，减小了寄生电容，提高了器件射频性能，垂直场板使空间电荷区域跨过缓冲层深入缓冲层，在固有平面器件尺寸条件下改善器件击穿电压。本发明也不用再在栅极上部额外增加横向场板制作工艺步骤。
基于复合结构 gan 器件及其制备方法

[发明专利]台阶式GaN栅极器件及制备方法-CN202010545650.X有效
发明人： 冯光建;蔡永清;陈桥波;黄雷 -专利权人：浙江集迈科微电子有限公司
申请日： 2020-06-16 - 公布日： 2020-10-16 - 主分类号： H01L21/335 文献下载
摘要：本发明提供了一种台阶式GaN栅极器件及制备方法，制备方法包括如下步骤：提供衬底，生长GaN沟道层和势垒层，定义栅、源、漏区；去除源漏区势垒层，并在源漏区生长掺杂GaN层，掺杂GaN层上表面高于势垒层；沉积隔离层，将垂直方向的隔离层定义为侧墙层；将栅区中除侧墙层外区域分为第零刻蚀区和第零台阶区，第零刻蚀区、台阶区和栅区具有相同延伸方向；去除第零刻蚀区的隔离层；在栅区沉积栅极金属层。本发明通过隔离侧墙工艺形成栅极台阶型场板，在减小栅极尺寸的同时，也利用台阶型的场板提高了器件的耐压性能。本发明中的栅极尺寸可控，对光刻设备精度要求不高；台阶型场板结构与栅极结构一同形成，工艺条件简单易行，可重复性高。
台阶 gan 栅极器件制备方法

[发明专利]一种具有电磁屏蔽功能的射频模块制作工艺-CN201811176852.0有效
发明人： 冯光建;郭丽丽;郑赞赞;陈雪平;刘长春;丁祥祥;王永河;郁发新 -专利权人：浙江集迈科微电子有限公司
申请日： 2018-10-10 - 公布日： 2020-09-29 - 主分类号： H01L21/52 文献下载
摘要：本发明公开了一种具有电磁屏蔽功能的射频模块制作工艺，包括如下步骤：101）盖板处理步骤、102）底座处理步骤、103）封装步骤；本发明提供具有良好电磁屏蔽的效果的一种具有电磁屏蔽功能的射频模块制作工艺。
一种具有电磁屏蔽功能射频模块制作工艺

[发明专利]一种三维堆叠系统级封装工艺-CN201811176969.9有效
发明人： 冯光建;刘长春;丁祥祥;王永河;马飞;程明芳;郭丽丽;郁发新 -专利权人：浙江集迈科微电子有限公司
申请日： 2018-10-10 - 公布日： 2020-09-29 - 主分类号： H01L25/065 文献下载
摘要：本发明公开了一种三维堆叠系统级封装工艺，包括如下步骤：101）制作柔性线路板步骤、102）功能芯片处理步骤、103）封装步骤；本发明提供制作系统级封装结构成本低，集成度高，散热性好的一种三维堆叠系统级封装工艺。
一种三维堆叠系统封装工艺

[发明专利]基于原位钝化及氧化工艺的GaN器件及其制备方法-CN202010556931.5有效
发明人：马飞;冯光建;陈桥波 -专利权人：浙江集迈科微电子有限公司
申请日： 2020-06-18 - 公布日： 2020-09-22 - 主分类号： H01L21/335 文献下载
摘要：本发明提供一种基于原位钝化及氧化工艺的GaN器件及其制备方法，制备方法包括：提供半导体衬底，在半导体衬底上形成外延结构，外延结构包括GaN沟道层，外延结构具有位于最上层的顶部功能层，在沉积腔室中于顶部功能层表面沉积外延补充层，外延补充层的材料与顶部功能层的材料相同，在外延补充层上原位沉积栅氧介质层。本发明通过外延补充层的沉积，利用栅氧介质层原位沉积，实现了外延补充层/栅氧介质层原位优质界面，改善了栅氧介质层的膜层质量，减少了界面缺陷，优化了器件性能。可以实现更少的正固定电荷，更低的泄漏电流以及更高的击穿电压。
基于原位钝化氧化工艺 gan 器件及其制备方法

[发明专利]基于表面处理及氧化工艺的GaN器件及其制备方法-CN202010539755.4有效
发明人：马飞;冯光建;蔡永清 -专利权人：浙江集迈科微电子有限公司
申请日： 2020-06-15 - 公布日： 2020-09-22 - 主分类号： H01L21/335 文献下载
摘要：本发明提供一种基于表面处理及氧化工艺的GaN器件及其制备方法，制备包括：提供半导体衬底，形成外延结构，形成器件隔离结构，形成源极欧姆电极及漏极欧姆电极以及形成自然氧化层及原位沉积形成栅氧接触层。本发明在外延结构表面形成自然氧化层，可以作为钝化层，同时对外延结构表面进行清洁，可以有效去除残留的光刻胶层以及工艺过程中不必要的碳和有机物等。采用原位沉积形成栅氧介质层，可以避免器件表面暴露于空气中造成的表面污染风险，对栅氧介质层成膜质量有益。自然氧化层及栅氧介质层均可以基于同一工艺腔室，均基于臭氧形成，使用O3作为栅氧介质层的氧源气体的ALD化学方法可以减少羟基杂质和残留氢，减少氧化层体内和界面陷阱。
基于表面处理氧化工艺 gan 器件及其制备方法

[发明专利]一种三维的电感制作方法-CN202010590172.4在审
发明人： 冯光建 -专利权人：浙江集迈科微电子有限公司
申请日： 2020-06-24 - 公布日： 2020-09-18 - 主分类号： H01L49/02 文献下载
摘要：本发明公开了一种三维的电感制作方法，具体包括如下步骤：101)初步键合步骤、102)背部处理步骤、103)正面处理步骤、104)成型步骤；本发明提出制作方便、结构简单、电感Q值高的一种三维的电感制作方法。
一种三维电感制作方法

[发明专利]一种基于光学的三维堆叠对准方法-CN202010595702.4在审
发明人： 冯光建 -专利权人：浙江集迈科微电子有限公司
申请日： 2020-06-24 - 公布日： 2020-09-11 - 主分类号： H01L21/68 文献下载
摘要：本发明公开了一种基于光学的三维堆叠对准方法，具体包括如下步骤：101)预处理步骤、102)初对准步骤、103)微调步骤、104)多层设置步骤、105)键合步骤；本发明提供达到较高的模组对准能力，节省成本且方便操作的一种基于光学的三维堆叠对准方法。
一种基于光学三维堆叠对准方法

[发明专利]一种三维堆叠对准方法-CN202010587713.8在审
发明人： 冯光建 -专利权人：浙江集迈科微电子有限公司
申请日： 2020-06-24 - 公布日： 2020-09-11 - 主分类号： H01L21/02 文献下载
摘要：本发明公开了一种三维堆叠对准方法，具体包括如下步骤：101)基础芯片安置步骤、102)叠加芯片定位步骤、103)键合步骤；本发明提供避免了芯片键合过程中误差的一种三维堆叠对准方法。
一种三维堆叠对准方法