|
|
钻瓜专利网为您找到相关结果 511个，建议您 升级VIP下载更多相关专利
- [发明专利]前向纠错码Zigzag贪婪轮转解码方法-CN202211604807.7在审
-
毛光辉;王伟平;潘民强
-
浙江红苹果电子有限公司
-
2022-12-14
-
2023-04-07
-
H03M13/00
- 本发明涉及通信技术领域，具体是信道编码中纠删码技术，涉及一种前向纠错码Zigzag贪婪轮转解码方法，现有方法对于可解数据位的判断存在很大程度冗余，并且随着编码数据包增多，冗余量会逐渐增大，影响可Zigzag解码的前向纠删码的解码效率；本方法首先将Zigzag解码算法分为三个阶段，非轮转解码阶段，轮转判断阶段，轮转解码阶段。在非轮转解码阶段，通过调整解码特定顺序，确保轮转阶段一定会出现长度固定的循环并最大化每次判断后解码的数据位的个数。在轮转解码阶段，按照轮转判断阶段的结果直接解码，无需判断可解数据位的位置。本发明在保证适用于所有移位异或编码的前提下，通过调整解码顺序和特殊的解码流程，大幅度降低Zigzag解码对于可解数据位的判断，从而降低整体复杂度。
- 纠错码zigzag贪婪轮转解码方法
- [发明专利]基于FPGA的LDPC译码器-CN202211065633.1在审
-
孙谦
-
江苏屹信航天科技有限公司
-
2022-09-01
-
2022-12-02
-
H03M13/00
- 本发明提供一种基于FPGA的LDPC译码器，包括：接收单元、控制单元、迭代更新单元和校验单元；接收单元接收信道初始信息，将信道初始信息发送给迭代更新单元，并通知控制单元；控制单元根据接收单元的通知信息，控制迭代更新单元开启迭代更新，并根据校验单元的校验结果，决定是否进行下一次迭代；迭代更新单元将信道初始信息进行存储，并根据控制单元的控制命令启动迭代更新，在每次迭代更新时，产生判决信息，并将判决信息输出至校验单元；校验单元根据判决信息进行校验，并输出结果至控制单元；通过多次迭代更新和校验，完成对信道初始信息的交迭的部分并行译码，在实现较低运算复杂度的同时获得并行高速译码效率。
- 基于fpgaldpc译码器
- [发明专利]极性Polar码的速率匹配处理方法及装置-CN201710056532.0有效
-
陈梦竹;许进;徐俊
-
中兴通讯股份有限公司
-
2017-01-25
-
2022-11-18
-
H03M13/00
- 本发明提供了一种极性Polar码的速率匹配处理方法及装置，其中方法包括：将K个比特信道作为信息比特和N－K个冻结比特级联，生成N个比特的比特序列，将N个比特的比特序列经过一个生成矩阵为N×N的极性Polar码编码器编码，生成N个比特的初始比特序列{S0,S1,...,SN‑1}，其中，K和N均为正整数，且K小于等于N；将循环缓存分成q部分，不重复地从所述初始比特序列{S0,S1,...,SN‑1}中选取比特序列按照预设处理规则写入循环缓存各部分中，其中q＝1,2,3或4；在得到的所述循环缓存中的比特序列中，从预设的起始位置开始，顺序读取指定长度的比特序列，并将读取后的指定长度的比特序列作为速率匹配的待发送比特序列。大大降低了Polar码的硬件复杂度。
- 极性polar速率匹配处理方法装置
- [发明专利]一种数据编码方法及译码方法-CN201910717763.0有效
-
王杰林
-
湖南遥昇通信技术有限公司
-
2019-08-05
-
2022-10-21
-
H03M13/00
- 本发明公开了一种数据编码方法及译码方法，包括计算二进制序列中符号x的归一化概率p(x)以及非归一化概率其次设定系数r使得以及非归一化概率模型的分布函数F(x,r)＝rF(x)，然后设定R0＝H0＝1、L0＝0，得出第i位符号x的算术编码公式为Ri＝Ri‑1rp(x)、Li＝Li‑1+Ri‑1F(x‑1,r)以及Hi＝Li+Ri，最后得到系数r的最大阈值并在(0，rmax]范围内对系数r进行取值及添加密码信息；利用本发明的编码译码技术能使得加密后数据同时具备无损压缩、加密和检错等功能，避免功能单一；同时本发明的应用范围十分广泛，特别当应用在芯片和系统底层中时，具有极大的节能降耗的作用。
- 一种数据编码方法译码
|
