“译码器”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果8576358个，建议您升级VIP下载更多相关专利

[发明专利]译码器-CN93114719.0无效
发明人：梅易克·卡帕迪阿;格瑞汉姆·琼森;巴瑞·M·肯 -专利权人：莫托罗拉有限公司
申请日： 1993-11-25 - 公布日： 1994-08-31 - 主分类号： H04L29/04 文献下载
摘要：本发明的译码器，包含一个用于输入和输出编码话音数据的第一接口，用于输入和输出解码话音数据的第二接口；至少一个对至少2个话音数据信道上的话音数据进行译码操作的译码器处理器；以及与第一、第二接口和至少一个译码器处理器连接的、用以控制所述接口和至少一个译码器处理器之间的数据流的输入/输出处理器。这个输入/输出处理器控制至少一个译码器处理器，使它在一个给定时间对一个选定的信道实行译码操作。
译码器

[发明专利]译码器-CN97199152.9无效
发明人： C·克里斯托珀罗斯;B·布约克 -专利权人：艾利森电话股份有限公司
申请日： 1997-10-22 - 公布日： 1999-11-10 - 主分类号： H04N7/26 文献下载
摘要：本发明提供了一个同时改变速率和解析度的译码器装置。在一个优选实施例中,也提供了用于将输入的运动矢量或类似参量直接传给输出编码器的。该译码器结构同时适合于时域和频域中的应用。
译码器

[发明专利]使用三层金属互连的闪存架构-CN00811962.7有效
发明人：科林·S·比尔;约拿森·徐辰·苏;瑞维·P·古特拉 -专利权人：先进微装置公司
申请日： 2000-07-14 - 公布日： 2004-01-14 - 主分类号： G11C8/00 文献下载
摘要：本发明揭示一种内存字线译码器，包括多个与总x－译码器电连接的预译码地址线。次x－译码器与总x－译码器电连接，用以接收从总x－译码器来的电控制信号。内存区段与次x－译码器电连接。总x－译码器选择性地控制次x－译码器以选择于内存区段中的多个字线。垂直x－译码器与总x－译码器和次x－译码器电连接。垂直x－译码器于操作期间通过总x－译码器而用来选择预定的字线。
使用三层金属互连闪存架构

[实用新型]一种维特比译码器模组机构-CN201922062210.4有效
发明人：吴雪玲;江虹 -专利权人：西南科技大学
申请日： 2019-11-26 - 公布日： 2020-06-30 - 主分类号： F16M13/02 文献下载
摘要：本实用新型实施例公开了一种维特比译码器模组机构，包括固定安装在机架上的后盖以及贯穿机架与后盖设置的译码器连接轴，后盖上固定安装有译码器固定座，译码器连接轴贯穿译码器固定座并通过轴承与译码器固定座相连接，译码器连接轴的顶端通过联轴器连接有译码器，译码器上设置有缓冲环，缓冲环与译码器固定座相连接；缓冲环包括内环以及外环，外环通过螺栓与译码器固定座相连接，内环与译码器固定连接，位于内环与外环之间填充设置有若干缓冲弹簧，通过安装在译码器与译码器固定座之间的缓冲环，对于译码器的抖动提供缓冲作用，减少译码器晃动幅度，减低译码器连接较细端断裂风险。
一种译码器模组机构

[发明专利]译码方法、装置、译码设备、终端设备和网络设备-CN201910924868.3有效
发明人：童佳杰;张华滋;李榕;刘小成;王俊 -专利权人：华为技术有限公司
申请日： 2019-09-27 - 公布日： 2022-04-05 - 主分类号： H04L1/00 文献下载
摘要：本申请提供了一种译码方法、装置、译码设备、终端设备和网络设备，属于通信技术领域。所述方法包括：先通过第一译码器组对数据包进行译码，当第一译码器组译码失败时，如果第二译码器组中第二译码器的缓存已满时，直接丢弃该数据包，否则，利用译码性能优于第一译码器组的第二译码器组对该数据包进行译码本申请通过在第一译码器组译码失败时，且第二译码器组中第二译码器的缓存已满时，直接丢弃第一译码器组译码失败后递交的数据包，可以保证第一译码器组的正常工作，进而保证第一译码器组的译码效率。
译码方法装置设备终端设备网络设备

[发明专利]译码方法、译码器、电子设备及存储介质-CN202210061214.4在审
发明人：王帅;张烁;代计博;宋哲 -专利权人：北京理工大学
申请日： 2022-01-19 - 公布日： 2022-05-27 - 主分类号： H04L1/00 文献下载
摘要：本发明提供一种译码方法、译码器、电子设备及存储介质，其中的译码方法包括：目标分量译码器基于信道信息，执行至少一次译码过程；目标分量译码器在确定至少一次译码过程执行完成后，基于最后一次译码过程，获得译码结果；其中，一次译码过程包括：目标分量译码器确定先验信息；基于输入的信道信息和目标分量译码器确定的先验信息，输出目标分量译码器对应的后验信息，其中，目标分量译码器对应的后验信息用于确定第二分量译码器的待输入的先验信息，其中，第二分量译码器为至少一个分量译码器中除目标分量译码器以外的译码器。本发明提供的译码方法、译码器、电子设备及存储介质，实现对强约束低码率的类Turbo码的译码。
译码方法译码器电子设备存储介质

[发明专利]一种边输入/边译码/边输出的编译码器结构-CN201310159417.8有效
发明人：傅雄军;袁大森;卢继华;李祥明;李利军;黄承飞 -专利权人：北京理工大学
申请日： 2013-05-03 - 公布日： 2019-09-24 - 主分类号： H03M13/23 文献下载
摘要：本发明涉及一种边输入/边译码/边输出编译码器结构的即时译码技术，属于无线通信信号处理与信道编译码技术领域。本发明提出了一种“边输入/边译码/边输出的编译码器结构”，具体的，采用卷积编码结合维特比译码实现“边输入/边译码/边输出”的编译码器结构。采用这种编译码器结构进行编译码无需等待全部编码符号输入译码器，而是部分信道符号输入译码器就开始工作，并随着信道数据的不断输入，译码器源源不断输出解码符号。其规则结构使得编译码器实现得以简化，降低了卷积码的编译码复杂度，基于流水线结构的迭代译码器，实现了编译码器的低延时。
一种输入译码输出译码器结构

[发明专利]一种Turbo码译码器及译码方法-CN200810238842.5无效
发明人：陈军;王正海;索士强;孙韶辉 -专利权人：大唐移动通信设备有限公司
申请日： 2008-12-02 - 公布日： 2010-06-23 - 主分类号： H03M13/29 文献下载
摘要：本发明公开了一种译码器及译码方法，本发明公开的译码器包括：第一分量译码器、第一交织器、第二交织器、第二分量译码器、去交织器以及判决器。该译码器采用并行的译码处理，使得第一分量译码器和第二分量译码器能够同时进行分量译码处理，从而降低译码延迟，提高译码速度。此外，在译码的时候，判决器同时接收来自两个分量译码器的似然值序列进行最终的译码输出，提高了译码的可靠性。
一种 turbo 译码器译码方法

[发明专利]一种译码器用控制器-CN202210918695.6在审
发明人：李学军;胡安龙;薛国斌;魏勇;李惠庸;尚志鹏;万小花;李敏;李麟鹤;平常;赵明亮;陈庆胜;靳攀润;张岳;张建辉;李万伟;张伟;尹力夫;孙亚璐;王小文 -专利权人：国网甘肃省电力公司;国网甘肃省电力公司经济技术研究院
申请日： 2022-08-01 - 公布日： 2022-11-01 - 主分类号： H05K7/12 文献下载
摘要：本发明属于译码器控制技术领域，涉及一种译码器用控制器。一种译码器用控制器，包括一种译码器用控制器，包括盒体、上盖、译码器安装机构和译码器。所述译码器安装机构固定设置在盒体内，所述译码器活动安装在译码器安装机构上。所述上盖滑动设置在盒体上部，所述盒体上设置有若干个卡孔，所述上盖上固定设置有与卡孔配合的卡扣。通过设置译码器安装机构和上盖，安装上盖时，上盖能够带动齿条对安装机构内的压紧组件对译码器的触脚进行压紧，能够简单快捷的对译码器进行安装。压紧组件内的压板和压槽都设置有斜面，斜面的设置，使压板和压槽在水平移动过程中作用译码器的触脚上的压力不断增大。使译码器安装的更加牢固，避免译码器意外脱落。
一种译码器用控制器

[发明专利]存储器的行译码器-CN201910959692.5在审
发明人：何伟伟;戴瑾 -专利权人：上海磁宇信息科技有限公司
申请日： 2019-10-10 - 公布日： 2021-04-13 - 主分类号： G11C8/10 文献下载
摘要：本申请提供一种存储器的行译码器，其主要结构在于，选择译码器、前置译码器与主译码器为多对多译码器结构，选择译码器与前置译码器受控于放电信号控制线以进行选址信号的输出或清除，驱动模块设置于选择译码器的输出端以调节所有字线驱动电路的选址与读通过选择译码器、前置译码器与主译码器依据输出选址信号，结合驱动模块转换读/写操作电位，及时序模块协调多个三态门传输电路的信号延迟，在缩减组件架构的行译码器结构下，实现字线驱动电路对字线数据的选择和控制。此行译码器具有结构简单、制造成本低、可靠性高等优点。
存储器译码器

[发明专利]存储器的行译码器-CN201910960358.1有效
发明人：戴瑾;何伟伟;吕玉鑫;叶力 -专利权人：上海磁宇信息科技有限公司
申请日： 2019-10-10 - 公布日： 2023-10-03 - 主分类号： G11C8/10 文献下载
摘要：本申请提供一种存储器的行译码器，其主要结构在于，选择译码器、前置译码器与主译码器为多对多译码器结构，选择译码器与前置译码器受控于放电信号控制线以进行选址信号的输出或清除，驱动模块设置于选择译码器的输出端以调节所有字线驱动电路的选址与读通过选择译码器、前置译码器与主译码器依据输出选址信号，结合驱动模块转换读/写操作电位，及延迟模块协调多个信号传输电路的信号延迟，在缩减组件架构的行译码器结构下，实现字线驱动电路对字线数据的选择和控制。此行译码器具有结构简单、制造成本低、可靠性高等优点。
存储器译码器

[发明专利]一种并行译码的方法、处理器、芯片及电子设备-CN202211348804.1有效
发明人：崔泽汉 -专利权人：海光信息技术股份有限公司
申请日： 2022-10-31 - 公布日： 2023-07-25 - 主分类号： G06F9/38 文献下载
摘要：本申请实施例提供了一种并行译码的方法、处理器、芯片及电子设备，处理器至少包括第一译码器组和第二译码器组，第二译码器组设置有被第一译码器组共享的至少一个共享译码器；其中方法包括：从第一译码器组对应的第一指令队列中挑选多个指令；若多个指令的数量大于第一译码器组的译码器数量，将多个指令中与第一译码器组的译码器数量相对应的第一指令，分配给第一译码组中的译码器进行译码，以及将多个指令中第一指令外的第二指令分配给共享译码器进行译码；将第一译码器组译码第一指令得到的微指令，以及，将共享译码器译码第二指令得到的微指令，写入第一微指令队列。本申请实施例能够在保障译码吞吐量的情况下，节约处理器的硬件资源。
一种并行译码方法处理器芯片电子设备

[发明专利]一种基于虚拟仪器的译码器教学系统-CN202111031778.5在审
发明人：柴黎;廖育荣;李红;王磊;王莉 -专利权人：中国人民解放军战略支援部队航天工程大学
申请日： 2021-09-03 - 公布日： 2021-12-10 - 主分类号： G09B23/18 文献下载
摘要：本发明具体公开了一种基于虚拟仪器的译码器教学系统，包括基于虚拟仪器的数据源激励、电源模块、译码器电路、仿真分析，所述数据源激励用于产生译码器电路的输入测试激励，所述电源模块用于提供正向输出端、负向输出端，所述译码器电路对译码器进行功能扩展，所述仿真分析用于验证译码器电路的功能；所述译码器电路包括译码器、数据分配原码输出器、数据分配反码输出器、数据分配原码及反码输出器、脉冲发生器、函数发生器、显示译码器解决在教学中译码器逻辑关系不直接问题，及现有技术中译码器仅作为地址译码功能，通过译码器电路功能扩展进一步激发学生对器件的认识，及学习灵活应用的方法，活学活用。
一种基于虚拟仪器译码器教学系统

[发明专利]基于脏纸编码DPC的译码方法和译码装置-CN201110228291.6有效
发明人：武雨春 -专利权人：华为技术有限公司
申请日： 2011-08-10 - 公布日： 2012-01-18 - 主分类号： H04L1/00 文献下载
摘要：本发明实施例公开了一种基于脏纸编码DPC的译码方法和译码装置，所述方法包括：译码端将待译码信号输入到其中的BCJR译码器和BP译码器中进行迭代译码，其中，在将所述BCJR译码器的译码结果发送给所述BP译码器时，对所述BCJR译码器的译码结果进行解相关操作，并将解相关操作后的所述BCJR译码器的译码结果发送给所述BP译码器；在译码成功时，输出译码结果。采用本发明，可防止冗余信息迭代可能造成的正向反馈，提高译码性能。
基于编码 dpc 译码方法装置

[发明专利]译码方法和译码器-CN201910972581.8有效
发明人：马亮;魏岳军;梁璟 -专利权人：华为技术有限公司
申请日： 2019-10-14 - 公布日： 2023-07-18 - 主分类号： H04L1/00 文献下载
摘要：本申请涉及通信技术领域，公开了一种级联译码器及译码方法。其中，级联译码器包括并行译码器和串行译码器，最大T次迭代译码，所述并行译码器用于译码一个或多个长度为N的LLR序列，所述串行译码器用于译码一个或多个长度为NS的LLR序列，NSN，其中，第t次迭代，包括：所述并行译码器对L(t)个第二输入LLR序列进行译码得到L(t)个第二输出LLR序列；所述串行译码器对L(t)个第三输入LLR序列进行译码得到M(t)条译码路径，每个所述第三输入LLR序列分别包括对应的第二输出LLR序列中Ns个LLR；所述串行译码器确定是否终止迭代。采用上述级联译码器，利用并行译码器提高译码的吞吐率，利用串行译码器改善了并行译码的性能，从而使得译码性能和吞吐率整体得到改善。
译码方法译码器

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条