专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果511个,建议您升级VIP下载更多相关专利
  • [发明专利]更新与迭代解码器关联的变量节点-CN201280072024.7有效
  • Z.S.郭 - 英特尔公司
  • 2012-03-28 - 2018-02-23 - H03M13/00
  • 本公开的实施例描述用于数据解码和/或错误校正的装置、方法、计算机可读介质和系统配置。在各实施例中,迭代解码器可从与编码数据的多个位中的x个位关联的对数似然比的符号位来计算具有比x个位的任何其它组合更高的关联的对数密度比的x个位的第一组合。在各实施例中,迭代解码器还可配置为基于在与x个位的一个或多个子组合关联的对数密度比中的减小和x个位的计算的第一组合来计算具有m个最高的关联的对数密度比的x个位的m个组合。在各实施例中,利用x个位的m个组合来更新与迭代解码器关联的变量节点。可描述和/或要求保护其它实施例。
  • 更新解码器关联变量节点
  • [发明专利]极性Polar码的译码方法和装置-CN201310162752.3有效
  • 沈晖;李斌 - 华为技术有限公司
  • 2013-05-06 - 2018-02-06 - H03M13/00
  • 本发明实施例提供一种极性Polar码的译码方法和装置,根据堆栈的当前栈深度对极性Polar码进行堆栈译码,获得待定译码结果;对所述待定译码结果进行校验;若所述待定译码结果未通过校验,增大所述堆栈的当前栈深度,并根据所述堆栈增大后的栈深度进行堆栈译码以获取译码结果。本发明实施例提供堆栈译码方法和装置可根据校验结果自适应的增大堆栈的栈深度,从而基于堆栈增大后的栈深度获得的译码结果的准确度便可提高,随之提升了译码性能。
  • 极性polar译码方法装置
  • [发明专利]发送器及其奇偶校验置换方法-CN201680013552.3在审
  • 郑鸿实;金庆中;明世澔 - 三星电子株式会社
  • 2016-03-02 - 2017-11-28 - H03M13/00
  • 提供了一种发送器。所述发送器包括低密度奇偶校验(LDPC)编码器,被配置为对输入比特进行编码以产生奇偶校验比特;奇偶校验置换器,被配置为通过对奇偶校验比特进行交织并对包括经过交织的奇偶校验比特的多个比特组进行按组交织来执行奇偶校验置换;删截器,被配置为删截在经过按组交织的比特组中的奇偶校验比特中的一些奇偶校验比特,其中,奇偶校验置换器对所述多个比特组进行按组交织,在经过按组交织的比特组内,分别使得所述多个比特组中的一些比特组位于预定位置,并且所述比特组中的剩余比特组被无序地布置。
  • 发送及其奇偶校验置换方法
  • [发明专利]极性码的译码方法和译码器-CN201310073607.8有效
  • 李斌;沈晖 - 华为技术有限公司
  • 2013-03-07 - 2017-09-29 - H03M13/00
  • 本发明实施例提供一种Polar码的译码方法和译码器。该译码方法包括将长度为N的第一Polar码分为相互耦合的m个第二Polar码,其中每个第二Polar码的长度为N/m,N和m为2的整数幂且N>m;对m个第二Polar码独立地进行译码,获取m个第二Polar码的译码结果;根据m个第二Polar码的译码结果,得到第一Polar码的译码结果。本发明实施例将长度为N的Polar码分为相互耦合的多段Polar码,对分段后的Polar码独立译码,然后对独立译码的结果联合处理得到原始Polar码的译码结果,这样不必顺序地对N个比特进行译码,能够提高Polar码的译码灵活度。
  • 极性译码方法译码器
  • [发明专利]256选1模式信号解码器-CN201310250221.X有效
  • 王吉健 - 上海华虹集成电路有限责任公司
  • 2013-06-21 - 2017-09-15 - H03M13/00
  • 本发明公开了一种解码ISO/IEC15693协议中读卡器发送的256选1模式信号解码器,包括一高电平长度计数器,一帧头检测电路,一数据解码电路,一帧尾检测电路,一接收信号编码错误检测逻辑电路,一状态标志产生电路。本发明用高电平长度计数器计凹槽间的高电平长度,得到计数值cnt;然后参照ISO/IEC15693协议,利用不同编码间的凹槽间的高电平长度不同这一编码特点,再配合状态标志信号,就可以检测帧头,帧尾,并对数据解码以及产生接收信号编码错误标志信号。本发明能改善解码器对凹槽宽度的支持范围,并能提高其抗干扰能力。
  • 256模式信号解码器
  • [发明专利]针对双流发送信号的信道译码方法及信道译码装置-CN201310098549.4有效
  • 杨坚锐 - 华为技术有限公司
  • 2013-03-25 - 2017-09-05 - H03M13/00
  • 本发明实施例公开了一种针对双流发送信号的信道译码方法及信道译码装置,其中,本发明实施例中的针对双流发送信号的信道译码方法包括初始化第一发送信号的先验信息和第二发送信号的先验信息;遍历第一发送信号的所有可能取值,计算第一发送信号的每位比特的对数似然比信息;遍历第二发送信号的所有可能取值,计算第二发送信号的每位比特的对数似然比信息;分别对最新得到的所述第一发送信号的每位比特的对数似然比信息和所述第二发送信号的每位比特的对数似然比信息进行解交织、软译码处理以及迭代判断等处理。本发明提供的技术方案能够在对双流发送信号进行信道译码时有效避免枚举所有可能的发送信号,降低了双流发送信号的信道译码复杂度。
  • 针对双流发送信号信道译码方法装置
  • [发明专利]多线码元转变时钟码元纠错-CN201580063814.2在审
  • S·森戈库 - 高通股份有限公司
  • 2015-11-24 - 2017-08-01 - H03M13/00
  • 公开了用于检测多线接口上的传输中的差错的装置、系统以及方法。一种用于纠正多线转变编码接口中的传输差错的方法可包括基于接收到的多个比特中的检错码(EDC)的值来确定码元序列中是否存在码元差错,生成该码元序列的一个或多个置换,其中每一置换包括与该码元序列中的对应码元不同且与其他置换中的对应码元不同的一个码元。在该一个或多个置换中的一个置换产生与预期EDC值相匹配的经解码EDC值时,该置换可被标识为包括经纠正码元序列。预期EDC值可对应于在多线接口上传送以使得能够在接收机处检测多达两个码元差错的EDC的预定义值。
  • 多线码元转变时钟纠错
  • [发明专利]4选1模式信号的解码器-CN201310250630.X有效
  • 王吉健 - 上海华虹集成电路有限责任公司
  • 2013-06-21 - 2017-07-04 - H03M13/00
  • 本发明公开了一种解码ISO/IEC15693协议中读卡器发送的4选1模式信号解码器,包括一高电平长度计数器,一帧头检测电路,一数据解码电路,一帧尾检测电路,一接收信号编码错误检测逻辑电路,一状态标志产生电路。高电平长度计数器计凹槽间的高电平长度,然后参照协议,利用不同编码间的凹槽间的高电平长度不同这一编码特点,再配合解码数据信号,就可以检测帧头,帧尾,并对数据解码以及产生接收信号编码错误标志信号。本发明能改善解码器对凹槽宽度的支持范围。
  • 模式信号解码器
  • [发明专利]数据处理的方法以及编码器-CN201611263153.0在审
  • 郭江伟 - 北京联想核芯科技有限公司
  • 2016-12-30 - 2017-06-20 - H03M13/00
  • 本公开涉及一种数据处理的方法以及编码器,该编码器配置有用于对待编码的目标数据进行编码运算的编码矩阵,该编码矩阵包括第一矩阵和第二矩阵以及第三矩阵,该编码器包括缓存器和寄存器,以及分别与该缓存器和该寄存器连接的运算器,其中,该缓存器,用于缓存该第一矩阵和第二矩阵;该寄存器,用于存储该第三矩阵;该运算器,用于从该缓存器获取该第一矩阵和第二矩阵,并从该寄存器获取该第三矩阵,并根据获取的该第一矩阵和该第二矩阵以及该第三矩阵,对该目标数据进行编码得到校验码。
  • 数据处理方法以及编码器

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top