“H03K19/003”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果970个，建议您升级VIP下载更多相关专利

[发明专利]具有短路保护的栅极驱动器-CN201611151884.6有效
发明人： O·穆萨 -专利权人：德尔福技术知识产权有限公司
申请日： 2016-09-20 - 公布日： 2021-12-17 - 主分类号： H03K19/003 文献下载
摘要：公开了一种具有短路保护的栅极驱动器。一种用于操作场效应晶体管(12)(FET 12)的栅极驱动器(10)，包括拉低模块(16)和拉高模块(22)，可抵抗或可被保护免受由装置(10)输出的栅极(18)驱动信号的短路的损害。拉低模块(16)可操作用于将FET(12)的栅极(18)驱动到低电压(20)。拉高模块(22)包括电阻式拉高器件(24)和电流拉高器件(28)，电阻式拉高器件(24)可操作为导通状态和断开状态以经由上部电阻元件(26)将栅极(18)可切换地耦合到高电压(32)，电流拉高器件(28)与电阻式拉高器件(24)并联设置。电流拉高器件(28)可操作为导通状态和断开状态以控制施加到栅极(18)的电流源(30)。
具有短路保护栅极驱动器

[发明专利]用于补偿延迟失配的电路及方法-CN201710940678.1有效
发明人：亨利·阿诺德·帕克;塔梅尔·穆罕默德·阿里 -专利权人：联发科技股份有限公司
申请日： 2017-10-11 - 公布日： 2021-12-14 - 主分类号： H03K19/003 文献下载
摘要：本发明提供了一种用于补偿延迟失配的电路及方法，该电路包括：时钟驱动器；反馈电路；第一信号路径部分，包括第一重定时器；第一延迟元件，耦接在该第一重定时器和该时钟驱动器之间；第二信号路径部分，包括第二重定时器；第二延迟元件，耦接在该第二重定时器和该时钟驱动器之间；以及控制电路，被配置为控制该第一延迟元件和该第二延迟元件之间产生的延迟差异以补偿目标延迟失配；其中，该反馈电路和该第一延迟元件形成第一环形振荡器，该反馈电路和该第二延迟元件形成第二环形振荡器。本发明通过引入延迟差异来抵消或至少限制电路中存在的延迟失配，从而补偿两个或更多个信号之间的延迟失配，改善信号质量。
用于补偿延迟失配电路方法

[实用新型]一种抑制PCB走线串扰的电路-CN202121382271.X有效
发明人：关盈 -专利权人：山东浪潮科学研究院有限公司
申请日： 2021-06-22 - 公布日： 2021-12-14 - 主分类号： H03K19/003 文献下载
摘要：一种抑制PCB走线串扰的电路，运算放大器Ⅰ和运算放大器Ⅱ工作在线性区，输入电流为零，差模输入电压为零，电阻Ⅱ为限流电阻，作用是克服运放进入非线性区而不能自动恢复，输入信号经过电阻Ⅱ后输入运算放大器Ⅰ，运算放大器Ⅱ、电容、电阻Ⅲ、电阻Ⅳ和电阻Ⅵ构成积分电路，目的是作为运算放大器Ⅰ的反馈电路，最终运算放大器Ⅰ输出电压信号达到了抑制串扰的目的，避免了设计中绕线过多或线间距过大造成设计PCB空间不足，而且节省了工作量，不会增加电路板的层数和复杂度。
一种抑制 pcb 走线串扰电路

[实用新型]基于延时自锁定的噪声抑制高压电平移位电路-CN202120382750.5有效
发明人：刘天奇;杨广文;蔡畅;陈更生;甘霖 -专利权人：国家超级计算无锡中心
申请日： 2021-02-20 - 公布日： 2021-12-10 - 主分类号： H03K19/003 文献下载
摘要：本实用新型提出了一种基于延时自锁定的噪声抑制高压电平移位电路，通过合理设置噪声信号的锁定脉冲宽度，能够有效的抑制噪声信号的传播路径，同时不影响正常工作信号的传播；且其电路结构与所用模块简单、占用面积小，具有较高的可靠性与应用价值。
基于延时锁定噪声抑制高压电平移位电路

[发明专利]一种锁存器及奇数分频电路-CN202110985171.4有效
发明人：李大鹏 -专利权人：成都爱旗科技有限公司
申请日： 2021-08-26 - 公布日： 2021-12-07 - 主分类号： H03K19/003 文献下载
摘要：本发明公开一种锁存器及奇数分频电路，涉及半导体器件技术领域，用于降低锁存器的噪声，并实现占空比为50%的奇数分频。锁存器包括：再生电路、第一动态锁存电路及第二动态锁存电路。第一动态锁存电路包括第一T型电感、第一锁存单元及第二锁存单元，第一T型电感的第一端与第一锁存单元电连接，第二端与第二锁存单元电连接，第三端与再生电路的第一输入端电连接。第二动态锁存电路包括第二T型电感、第三锁存单元及第四锁存单元，第二T型电感的第一端与第三锁存单元电连接，第二端与第四锁存单元电连接，第三端与再生电路的第二输入端电连接。奇数分频电路包括上述技术方案所提的锁存器。
一种锁存器奇数分频电路

[发明专利]以静态模拟校准电路实现的钟控数据采样器的动态积分时间调节-CN202080028951.3在审
发明人：凯拉什·加里杜;阿明·塔亚丽;帕万·库马尔·詹帕尼;阿里·霍马提 -专利权人：康杜实验室公司
申请日： 2020-04-03 - 公布日： 2021-12-03 - 主分类号： H03K19/003 文献下载
摘要：在所描述的方法和系统中：由参考分支电路根据经带隙发生器和共模电压输入获得的参考电流，生成工艺/电压/温度(PVT)相关参考电压；由静态模拟校准电路的输出端响应于所述共模电压输入和可调节电流，生成PVT相关输出电压；由所述静态模拟校准电路根据响应于所述PVT相关输出电压与所述PVT相关参考电压之间的比较结果所生成的控制信号，调节所述可调节电流；以及通过将所述控制信号提供给钟控数据采样器而实现以PVT校准后电流对所述钟控数据采样器的设置。
静态模拟校准电路实现数据采样动态积分时间调节

[发明专利]容忍单粒子双点翻转的锁存器结构-CN202110856803.7在审
发明人：白雨鑫;陈鑫;曹建鹏;张颖 -专利权人：南京航空航天大学
申请日： 2021-07-28 - 公布日： 2021-11-30 - 主分类号： H03K19/003 文献下载
摘要：本发明公开容忍单粒子双点翻转的锁存器结构，属于基本电子电路的技术领域。针对现有技术中的不足，采用了钟控技术和高速通路，并使用较少数量的晶体管，实现了面积和功耗开销的大幅降低。同时，该发明具有高可靠性，适用于工作在空间辐射环境中的集成电路与系统，可广泛应用于对锁存器容忍单粒子翻转的可靠性及综合开销要求较高的领域。
容忍粒子翻转锁存器结构

[发明专利]一种防电流回流的IO架构-CN202111118528.5在审
发明人：陈冠旭;饶科;韩智毅;张琢;吴明显;满爱宝 -专利权人：广东华芯微特集成电路有限公司
申请日： 2021-09-24 - 公布日： 2021-11-19 - 主分类号： H03K19/003 文献下载
摘要：本发明涉及一种防电流回流的IO架构，包括了数字输入通道、数字输出通道、第一PMOS管、第一NMOS管和第二NMOS管。数字输入信号通过数字输入通道驱动第一PMOS管和第一NMOS管，第一通道控制信号交替开启数字输入通道和数字输出通道。在PAD输出端存在外界输入信号时，第一PMOS管的衬底电压为PAD输出端电压，在电源电压端与PAD输出端之间不存在可以导通的等效二极管，即电源电压端与PAD输出端之间不存在回流电流。基于此，在数字输入通道和数字输出通道交替开启以满足IO功能的同时，防止回流电流的产生，保证IO电路的正常运行。
一种电流回流 io 架构

[发明专利]电子设备-CN201711350355.3有效
发明人：李在仁 -专利权人：爱思开海力士有限公司
申请日： 2017-12-15 - 公布日： 2021-11-16 - 主分类号： H03K19/003 文献下载
摘要：一种电子设备可以包括脉冲延迟电路和逻辑电路。脉冲延迟电路基于命令脉冲来产生输入控制脉冲。逻辑电路可以被配置为在输入信号保持特定逻辑电平组合的同时，基于输入控制脉冲来将来自多个输入信号的一些输入信号输出为经传输的输入信号。逻辑电路可以被配置为根据多个输入信号的剩余输入信号来对经传输的输入信号执行预定的逻辑运算以产生输出信号。
电子设备

[实用新型]一种输出电路及电子设备-CN202120604512.4有效
发明人：杨照辉;钟龙华;范志坚 -专利权人：深圳市高川自动化技术有限公司
申请日： 2021-03-24 - 公布日： 2021-11-16 - 主分类号： H03K19/003 文献下载
摘要：本实用新型提供了一种输出电路及电子设备，其中，所述输出电路包括：多个用于对信号进行输出处理的输出单元，多个用于保持电压并限制电流的稳压单元，以及用于进行输出保护的过压保护单元；多个所述输出单元的输入端用于与前级电路连接；多个所述输出单元的输出端分别与稳压单元连接，并用于输出电信号至外部电路或器件；所述稳压单元还与所述过压保护单元连接，所述过压保护单元接地。本实用新型通过在每个输出单元之后接入一个稳压单元稳定电压限制每个输出单元输出至过压保护单元的电流，实现了一个过压保护单元为多个输出单元进行过压保护，减小了电路板的体积和系统的成本。
一种输出电路电子设备

[发明专利]TMR_5DFF结构的三模冗余抗辐照加固单元电路及其应用-CN201911086132.X有效
发明人：张建伟;李亚军;韩涛;陈晓明;吴国强 -专利权人：大连理工大学
申请日： 2019-11-08 - 公布日： 2021-11-12 - 主分类号： H03K19/003 文献下载
摘要：TMR_5DFF结构的三模冗余抗辐照加固单元电路及其应用，属于集成电路领域，用于解决增强型时空三模冗余在时钟下降沿附近前后两级锁存器会同时导通，造成输出错误的问题，要点是包括三组冗余模块和一个表决器，第一组冗余模块包括D触发器U00、D触发器U01；第二组冗余模块包括D触发器U10、D触发器U11；第三组冗余模块包括D触发器U2，效果是避免EST_TMR出现的LATCH同时导通的情况发生。
tmr_5dff 结构冗余辐照加固单元电路及其应用

[发明专利]用于转换差分输入信号的开关装置和具有开关装置的系统-CN202080022194.9在审
发明人： B·诺伦贝格;C·森夫特;S·里克特;H·J·科拉尔;M·马德尔 -专利权人：索尤若驱动有限及两合公司
申请日： 2020-02-27 - 公布日： 2021-11-05 - 主分类号： H03K19/003 文献下载
摘要：本发明涉及一种用于以控制信号(S_EXT)将差分输入信号(S_DIFF_IN)转换为对地输出信号(S_OUT)的开关装置(1)，其中，识别错误状态，所识别的错误状态导致对地输出信号(S_OUT)的关断，并且附加地显示在控制信号(S_EXT)上。
用于转换输入信号开关装置具有系统

[实用新型]一种开关量机箱及其功能板卡、触发装置-CN202120769800.5有效
发明人：任晶强;赵宇航;宋磊;陈银杰 -专利权人：北京广利核系统工程有限公司
申请日： 2021-04-15 - 公布日： 2021-11-02 - 主分类号： H03K19/003 文献下载
摘要：本申请提供了一种开关量机箱及其功能板卡、触发装置；该触发装置包括：延时单元和触发单元；延时单元的两个输入端分别作为触发装置的一个输入端、分别接收置位信号和复位信号；延时单元对置位信号和复位信号的传输延迟时间不同；延时单元的两个输出端分别与触发单元的相应输入端相连；触发单元的输出端作为触发装置的输出端；使在置位信号和复位信号同时变化时，以及由于干扰等因素使得原本同时变化的输入信号发生时序错位时，能够对置位信号和复位信号进行不同时长的延时，因而，该触发装置不仅满足核电DCS中的多样性设计要求，且，触发装置可以对信号时序进行调节，输出对输入具备容错能力，可有效提高该触发装置的稳定性或抗干扰能力。
一种开关机箱及其功能板卡触发装置

[发明专利]风险降级装置和风险降级方法-CN202110753214.6在审
发明人：张则立;朱杰;江竹轩;刘黎 -专利权人：浙江中控技术股份有限公司
申请日： 2021-07-02 - 公布日： 2021-10-22 - 主分类号： H03K19/003 文献下载
摘要：本申请涉及一种风险降级装置和风险降级方法，风险降级装置包括：控制模块、互为冗余的第一输出模块和第二输出模块，第一输出模块包括第一处理单元和第一总开关，第二输出模块包括第二处理单元和第二总开关；控制模块分别与第一处理单元和第二处理单元连接；第一处理单元与第二总开关的受控端连接，第二处理单元与第一总开关的受控端连接；控制模块用于根据各输出模块的回检信号检测是否存在故障输出模块，并在检测到存在故障输出模块的情况下，发送第一降级控制指令至相应冗余输出模块，以指示冗余输出模块断开故障输出模块的总开关。本申请解决了因输出通道无法检测故障或风险降级逻辑执行异常导致系统风险无法降级的问题，实现了风险降级。
风险降级装置方法

[发明专利]一种抗双节点翻转的锁存器-CN201810018508.2有效
发明人：刘梦新;刘海南;赵发展;卜建辉;罗家俊;韩郑生 -专利权人：中国科学院微电子研究所
申请日： 2018-01-09 - 公布日： 2021-10-15 - 主分类号： H03K19/003 文献下载
摘要：本申请实施例提供的一种抗双节点翻转的锁存器，涉及集成电路技术领域，所述锁存器包括：所述锁存器具有存储节点A、存储节点B、存储节点C、存储节点D、存储节点E、存储节点F；所述锁存器还具有：第一交叉耦合结构；第二交叉耦合结构；第三交叉耦合结构；第四交叉耦合结构；第五交叉耦合结构；第六交叉耦合结构；第七交叉耦合结构；第八交叉耦合结构；第九交叉耦合结构。解决了现有技术中的锁存器无法在小面积电路结构中实现抗双节点翻转的技术问题，使得本申请提供的锁存器达到了提高数字集成电路在恶劣条件下抗单粒子翻转的能力、抗双节点翻转、可靠性高、低面积开销的技术效果。
一种节点翻转锁存器