“G06N10/20”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果596个，建议您升级VIP下载更多相关专利

[发明专利]量子线路的图形化显示方法、系统、存储介质和电子装置-CN201911117541.1有效
发明人：赵东一;窦猛汉 -专利权人：合肥本源量子计算科技有限责任公司
申请日： 2019-11-15 - 公布日： 2023-04-28 - 主分类号： G06N10/20 文献下载
摘要：本发明公开了一种量子线路的图形化显示方法，属于数据处理技术领域。它包括：获取待处理的代码化量子线路；获取所述代码化量子线路中包含的量子比特，及各所述量子比特对应的量子逻辑门；构建与各所述量子比特对应的量子比特时间线，并依次排列显示；构建各所述量子逻辑门的标识符；根据所述代码化量子线路的执行时序，将各所述量子比特对应的所有所述量子逻辑门的所述标识符依次插入对应的所述量子比特时间线。本发明能将量子线路进行图形化显示，可以更加直观形象的查看量子线路，方便用户分析量子线路。
量子线路图形显示方法系统存储介质电子装置

[发明专利]超导译码器装置-CN202110689803.2有效
发明人：张阔中;黄俊英;张志敏;唐光明 -专利权人：中国科学院计算技术研究所
申请日： 2021-06-22 - 公布日： 2023-04-28 - 主分类号： G06N10/20 文献下载
摘要：提供一种超导2/4译码器，其包括：第一与门，包括用于接收第二地址位的第一输入端，用于接收取反后的第一地址位的第二输入端，以及用于将数据输出的输出端；第二与门；其包括用于接收取反后的第一地址位的第一输入端，用于接收取反后的第二地址位的第二输入端，以及用于将数据输出的输出端；第三与门，其包括用于接收第二地址位的第一输入端，用于接收第一地址位的第二输入端，以及用于将数据输出的输出端；第四与门，其包括用于接收取反后的第二地址位的第一输入端，用于接收第一地址位的第二输入端，以及用于将数据输出的输出端；其中，第一与门、第二与门、第三与门以及第四与门还包括用于接收时钟信号的时钟端。
超导译码器装置

[发明专利]量子芯片控制器、量子计算处理系统和电子设备-CN201911284487.X有效
发明人：孔伟成;赵勇杰 -专利权人：合肥本源量子计算科技有限责任公司
申请日： 2019-12-13 - 公布日： 2023-04-28 - 主分类号： G06N10/20 文献下载
摘要：本说明书实施例提供量子芯片控制器、量子计算处理系统和电子设备。量子芯片控制器包括：指令执行单元，用于执行量子指令以产生量子事件及其对应的时间点；以及量子芯片队列控制单元，包括：事件队列，用于存储所要执行的量子事件，时间队列，用于存储与所要执行的量子事件相对应的时间点，以及时间计数器，用于对时间进行计数，其中，当时间计数器中计数的时间与时间队列中的时间点相等时，从事件队列读取该时间点对应的量子事件，用于由量子芯片执行相应的量子事件，以及其中，所述时间计数器包括使能控制部分，用于控制时间计数器的计数的开始和暂停。
量子芯片控制器计算处理系统电子设备

[发明专利]多片DA通道间确定性延时及任意范围延时补偿调节架构-CN202211693743.2在审
发明人：许凡;林海川;俞佳敏;徐超;黄维;高佳乐;肖鹏 -专利权人：成都中微达信科技有限公司
申请日： 2022-12-28 - 公布日： 2023-04-25 - 主分类号： G06N10/20 文献下载
摘要：本发明公开了多片DA通道间确定性延时及任意范围延时补偿调节架构，该架构中每一片DAC通过一组ADC_CLK及SYSREF组成，每一片FPGA通过一组REF_CLK及SYSREF组成，用于设计时钟框图及多片DAC确定性延时同步输出率，倍频器将参考输入倍频出DAC_CLK及REF_CLK，其中DAC_CLK根据DAC工作频率设置，REF_CLK根据分频器的工作范围确定，此系统中REF_CLK=DAC_CLK/N(N=40)，分频器将收到REF_CLK1分频出所需要的SYSREF，而时钟扇出根据DAC数量将DAC_CLK扇出为N个DAC_CLK，通过合理的时钟安排可以实现在DAC增加时仅使用时钟扇出芯片，保证多次上电输出时间稳定不变同时减少了硬件成本。
da 通道确定性延时任意范围补偿调节架构

[发明专利]数据生成任务的处理方法和量子计算系统-CN202310129942.9在审
发明人：请求不公布姓名;窦猛汉;请求不公布姓名;请求不公布姓名 -专利权人：合肥本源量子计算科技有限责任公司
申请日： 2023-02-07 - 公布日： 2023-04-25 - 主分类号： G06N10/20 文献下载
摘要：本说明书实施方式提供了一种数据生成任务的处理方法和量子计算系统。所述方法包括：接收数据生成任务；构建数据生成任务的基础计算子任务和量子计算子任务；执行基础计算子任务的运算过程得到基础计算结果数据；以及，将量子计算子任务派发给量子计算单元，以用于量子计算单元运算得到所述量子计算子任务的量子计算结果数据；根据基础计算结果数据和量子计算结果数据生成所述目标数据。通过本说明书实施方式，实现了数据生成任务的基础计算子任务和量子计算子任务分解，将由经典计算机处理数据生成任务转变为由经典计算机和量子计算机共同处理数据生成任务，一定程度上减少了处理数据生成任务时经典计算机的运算资源占用。
数据生成任务处理方法量子计算系统

[发明专利]一种互感隔离型超导接口电路-CN202310121607.4在审
发明人：彭析竹;周正柯;柳剑;梅盛德 -专利权人：电子科技大学
申请日： 2023-02-15 - 公布日： 2023-04-25 - 主分类号： G06N10/20 文献下载
摘要：本发明属于超导集成电路领域，具体涉及一种互感隔离型超导接口电路。本发明利用超导量子干涉装置(SQUID)对前级单磁通量子(SFQ)电路的微小输出进行初步放大，在SQUID的直流偏置作用下产生的输出信号由铃木堆栈(Suzuki Stack)进行进一步放大，在Suzuki Stack的交流偏置作用下最终产生后级CMOS放大器能够识别的输出电压；本发明通过调节SQUID中的耦合电感线圈圈数，可以识别数十微安的微小输入信号；通过互感线圈的隔离，可以实现电路的单独封装，极大的避免了Suzuki Stack的交流偏置对前后级电路的直流偏置带来的影响，相比于传统超导接口电路具有更高的灵活性和实用性。
一种互感隔离超导接口电路

[发明专利]预估量子计算模拟时间的方法、系统-CN201911406483.4有效
发明人：俞磊;窦猛汉 -专利权人：合肥本源量子计算科技有限责任公司
申请日： 2019-12-31 - 公布日： 2023-04-25 - 主分类号： G06N10/20 文献下载
摘要：本发明公开了一种预估量子计算模拟时间的方法、系统、存储介质和电子装置，属于量子计算技术领域。它通过获取配置的进程和待模拟量子线路，并按预设拆分规则将待模拟量子线路拆分构建子量子线路，确定该各子量子线路包含的量子比特的量子态在所述进程中的分布，在此基础上确定子量子线路中各量子逻辑门作用的量子比特对应的成组量子态在所述进程中的分布方式，然后进一步确定各所述分布方式所对应的量子逻辑门操作占用时间，进而计算出子量子线路中所有量子逻辑门操作总占用时间，再基于预设运行规则，计算待模拟量子线路的量子计算模拟时间，为使用者分析该次量子计算模拟的性能要求并进行调整，提供了参考。
预估量子计算模拟时间方法系统

[发明专利]有效减少在量子硬件上模拟费米子哈密顿量所需资源-CN201780049839.6有效
发明人： P.K.特梅;S.布拉维;J.甘贝塔;A.梅扎卡波 -专利权人：国际商业机器公司
申请日： 2017-08-03 - 公布日： 2023-04-25 - 主分类号： G06N10/20 文献下载
摘要：一种技术涉及减少量子计算机上所需的量子位。用哈密顿量表征费米系统。费米系统包括费米子和费米模式，费米模式总数为2M。哈密顿量具有由自旋向上和自旋向下奇偶算子编码的奇偶对称性(1005)。按哈密顿量对费米模式进行分类，使得2M个模式的前半部分对应于自旋向上，2M个模式的后半部分对应于自旋向下(1010)。使用将奇偶算子变换为量子位M上的第一单量子位泡利算子和量子位2M上的第二单量子位泡利算子的费米子到量子位映射来变换哈密顿量和奇偶算子(1015)。去除已由第一单量子位泡利算子操作的所述量子位M和已由第二单量子位泡利算子操作的所述量子位2M(1020)。
有效减少量子硬件模拟费米哈密顿量资源

[发明专利]两比特门电路、超导芯片、量子计算系统及控制方法-CN202310134815.8在审
发明人：王镇;王一凡;王小妮;高万鹏;林志荣 -专利权人：中国科学院上海微系统与信息技术研究所;上海科技大学
申请日： 2023-02-17 - 公布日： 2023-04-21 - 主分类号： G06N10/20 文献下载
摘要：本发明提供一种两比特门电路、超导芯片、量子计算系统及控制方法，包括：脉冲信号发生模块，第一量子比特、第二量子比特以及耦合模块；脉冲信号发生模块输入端分别连接微波信号和直流信号，输出端连接第一量子比特；耦合模块分别连接第一量子比特以及第二量子比特的控制端；其中，第一量子比特为第三激发态且第二量子比特为第零激发态的系统能级与第一量子比特为第二激发态且第二量子比特为第一激发态的系统能级对准；脉冲信号频率设置为第一跃迁频率与第二跃迁频率之间。本发明通过使用特定的脉冲序列激活两比特门，与单比特门共用XY控制线，节约了室温下的微波器件和4K到mK温区的布线数量，完善了基于超导数字电路的普适门操作。
比特门电路超导芯片量子计算系统控制方法

[发明专利]一种基于量子线路的图注意力机制实现装置-CN202310007367.5在审
发明人：徐晓俊 -专利权人：上海图灵智算量子科技有限公司
申请日： 2022-02-07 - 公布日： 2023-04-18 - 主分类号： G06N10/20 文献下载
摘要：本发明提供了一种基于量子线路的图注意力机制实现装置，属于量子计算技术领域。因为该装置包括初始节点特征向量xi获取模块与处理特征向量x′i获取模块，初始节点特征向量xi获取模块与处理特征向量x′i获取模块分别用于将目标图像的节点i对应的初始节点特征向量xi及其邻近节点j对应的初始节点特征向量xj在量子GAT中进行纠缠演化，并进行分值计算，最终输出节点i对应的处理特征向量x′i，所以，该装置实现了图注意力机制的一种量子计算方式。和传统方法相比，本发明提供的装置使得需要训练的参数量大幅减少，存储空间也大幅降低，并且可以利用并行性增加计算速度，因此该装置具有广泛的应用前景。
一种基于量子线路注意力机制实现装置

[发明专利]量子芯片及其构建方法、构建装置-CN202210031570.1有效
发明人：席瀚喆;崔正义;晋力京 -专利权人：北京百度网讯科技有限公司
申请日： 2022-01-12 - 公布日： 2023-04-18 - 主分类号： G06N10/20 文献下载
摘要：本公开提供了量子芯片及其构建方法、构建装置，涉及量子计算领域，尤其涉及量子芯片设计领域。该量子芯片包括：相对设置的第一衬底和第二衬底，其中，在该第一衬底朝向该第二衬底的表面上设置有多组耦合的量子比特和第一控制器；在该第二衬底朝向该第一衬底的表面上设置有多个控制信号传输部；多个连接件，连接于该第一衬底和该第二衬底之间，各连接件用于将各第一控制器和各控制信号传输部一一对应连接。本公开中量子比特与第一控制器共面耦合，降低了量子芯片的加工难度和参数计算难度，更易于进行参数初始化；将信号传输部放在了另一个衬底上，既减少了不同元件之间的干扰，又降低了扩展芯片上量子比特的工作难度。
量子芯片及其构建方法装置

[发明专利]基态能量的确定方法、装置、设备及存储介质-CN202210040127.0有效
发明人：王鑫;黄加欣;刘霞;王子和 -专利权人：北京百度网讯科技有限公司
申请日： 2022-01-14 - 公布日： 2023-04-18 - 主分类号： G06N10/20 文献下载
摘要：本公开提供了一种量子系统的基态能量的确定方法、装置、设备及存储介质，涉及数据处理领域，尤其涉及量子计算领域。具体实现方案为：获取目标量子系统中第一子系统的第一能量期望，以及第二子系统的第二能量期望；第一能量期望是将第一参数化量子电路作用到第一子系统后所得；第二能量期望信息是将第二参数化量子电路作用到所述第二子系统后所得；利用所述第一能量期望和所述第二能量期望，得到包含有可调参数的待处理函数的最小特征值；在得到的最小特征值满足迭代要求的情况下，将满足迭代要求的最小特征值作为目标最小特征值，其中，目标最小特征值即为所述目标量子系统的基态能量。
基态能量确定方法装置设备存储介质

[发明专利]一种基于量子线路的图注意力机制实现方法-CN202210116508.2有效
发明人：徐晓俊 -专利权人：上海图灵智算量子科技有限公司
申请日： 2022-02-07 - 公布日： 2023-04-18 - 主分类号： G06N10/20 文献下载
摘要：本发明提供了一种基于量子线路的图注意力机制实现方法，属于量子计算技术领域。因为该方法将目标图像的节点i对应的初始节点特征向量及其邻近节点j对应的初始节点特征向量在量子GAT中进行纠缠演化，并进行分值计算，最终输出节点i对应的处理特征向量，所以，该方法实现了图注意力机制的一种量子计算方式，并且在量子线路的构建方式中增加了m个辅助量子比特来增加量子态对应的输入特征向量维度的灵活性，同时增强了量子线路的非线性性能，和传统方法相比，本发明提供的方法使得需要训练的参数量大幅减少，存储空间也大幅降低，并且可以利用并行性增加计算速度，因此该方法具有广泛的应用前景。
一种基于量子线路注意力机制实现方法

[发明专利]一种实现量子计算测控卡AD和DA通道可配置的方法-CN201811432576.X有效
发明人：刘强;于治楼;金长新 -专利权人：山东浪潮科学研究院有限公司
申请日： 2018-11-28 - 公布日： 2023-04-18 - 主分类号： G06N10/20 文献下载
摘要：本发明公开一种实现量子计算测控卡AD和DA通道可配置的方法，涉及数据通路配置技术领域；通过信号转换芯片将FPGA的下发信号端分成两路连通信号，一路连通信号连接到AD芯片，另外一路连通信号连接到DA芯片，通过信号转换芯片FPGA的接收控制端连接两路控制信号，分别控制FPGA与AD芯片及DA芯片连接的通路，根据AD芯片和DA芯片的需求，选择FPGA的控制信号，控制FPGA与AD芯片及DA芯片连接的通路，进而配置AD和DA的通道。
一种实现量子计算测控 ad da 通道配置方法

[发明专利]量子处理电路结构及提高谐振频率的方法-CN202010045473.9有效
发明人：梁福田;邓辉;龚明;吴玉林;彭承志;朱晓波;潘建伟 -专利权人：中国科学技术大学
申请日： 2020-01-15 - 公布日： 2023-04-18 - 主分类号： G06N10/20 文献下载
摘要：一种量子处理电路结构及提高谐振频率的方法，通过在量子芯片或者在量子芯片和扇出电路结构至少之一中设置导电孔结构，使导电孔结构贯穿量子芯片的衬底和/或扇出电路结构，并且将量子芯片衬底和/或扇出电路结构的上下表面的地平面电性连接，使得量子芯片的衬底和/或扇出电路结构中的腔模频率提高至量子芯片的工作频率范围之上，从而有效减少了量子芯片的衬底材料和/或扇出电路结构材料对于量子芯片工作输出信号的影响，极大地提高了量子芯片的性能。
量子处理电路结构提高谐振频率方法