[发明专利]金属箔、覆铜层叠板、线路板及线路板的制备方法

说明书

本发明涉及金属箔技术领域，公开了一种金属箔、覆铜层叠板、线路板和线路板的制备方法，其中，金属箔包括导电层和承载层，导电层与承载层层叠设置，导电层的厚度小于或等于9微米；其中，在使用金属箔制备线路板时，导电层用于制作导电线路，通过第一蚀刻液将承载层与导电层分离，导电层对第一蚀刻液具有耐蚀性。在使用金属箔制备线路板时，可以通过第一蚀刻液将承载层与导电层分离，因此导电层与承载层之间的剥离力无需满足可剥离的条件，所以导电层的厚度在满足产品可靠性的情况下可以设置得比较小，同时在形成导电线路过程中，不会出现蚀刻不净的现象，也不会在基板上残留导电微粒，进而有利于制备细线路的线路板。

技术领域

本发明涉及金属箔技术领域，特别是涉及一种金属箔、覆铜层叠板、线路板及线路板的制备方法。

背景技术

随着科技的发展，电子产品日益高度集成化和小型化，对线路板的多层化及高密度布线要求越来越高，更细的线宽线距成为市场的发展趋势，例如线宽/线距需要达到30μm/30μm、20μm/20μm、15μm/15μm、10μm/10μm，甚至更细。目前制作细线路广泛采用的是改性半加成法和半加成法。

改性半加成法的主要的工艺流程如下：

(1)先配备可剥离金属箔。其中，该金属箔包括层叠设置的载体层和导电层。

(2)将金属箔的导电层远离载体层的一面与基板压合，并通过剥离的方式去除载体层(即使用外力撕除载体层)，形成基板一。

(3)对基板一的至少一侧的导电层进行贴膜、曝光和显影操作，得到掩蔽图形；或者，从基板一的至少一侧进行钻孔、去钻污、孔金属化处理、对导电层进行贴膜、曝光和显影操作，得到掩蔽图形；其中，导电层的被掩蔽图案掩蔽的区域为非导电线路区域，导电层的未被掩蔽图形掩蔽的区域为导电线路区域。

(4)通过电镀对导电线路区域进行加厚。

(5)去除掩蔽图形，并采用蚀刻液对导电层进行短时间的蚀刻(即快速蚀刻，也称闪蚀)，使得未被电镀加厚的非导电线路区域被除去，从而得到导电线路。

上述改性半加成法所采用的金属箔，是以剥离的方式去除载体层的，为了保证载体层与导电层之间能够可靠剥离以及满足产品可靠性，导电层须具有一定厚度。然而，现有导电层厚度在上述步骤(5)采用蚀刻液对导电层进行闪蚀时常会出现闪蚀不干净的问题，甚至造成微短路现象，因此，对于制作细线路来说，这种采用可剥离金属箔制备细线路的改性半加成法难以实现更细线路。

而半加成法的主要工艺流程如下：

(1)将味之素堆积膜与基板压合；

(2)经钻孔、去钻污等一系列处理后进行化学沉铜，使得味之素堆积膜表面形成一层导电层；

(3)对导电层进行贴膜、曝光和显影操作，得到掩蔽图形；其中，导电层的被掩蔽图案掩蔽的区域为非导电线路区域，导电层的未被掩蔽图形掩蔽的区域为导电线路区域。

(4)对导电线路区域进行加厚。

(5)去除掩蔽图形，并采用蚀刻液对导电层进行闪蚀，使得未被电镀加厚的非导电线路区域被除去，从而得到导电线路。

该工艺为了提高导电层与味之素堆积膜之间的结合力，会在步骤(2)中使味之素堆积膜表面形成一定粗糙度，这导致在步骤(5)中非导电线路区域中的导电层难以蚀刻干净，残留导电微粒，造成微短路现象。因此，该半加成工艺制作细线路时也遇到了瓶颈。

发明内容

本发明实施例的目的是提供一种金属箔、覆铜层叠板、线路板及线路板的制备方法，其能够用于制备细线路的线路板。