[发明专利]垂直型存储器及制备方法

说明书

本发明提供一种垂直型存储器及制备方法，通过在第一逻辑单元及第二逻辑单元之间形成存储单元，可制备具有2T1C的单元结构的垂直型存储器，从而可缩小垂直型存储器的尺寸；在制备的2T1C的单元结构中，当通过第一逻辑单元向存储结构的第二极板存储电子，第二逻辑单元向存储结构的第一极板存储空穴，即可定义为1、当通过第一逻辑单元向存储结构的第二极板存储空穴，第二逻辑单元向存储结构的第一极板存储电子，即可定义为‑1、当两者都不存储时，则可定义为0，从而通过2T1C的单元结构可实现存储1.5bit的结构，从而本发明可同时实现垂直型存储器的小型化及多功能应用。

技术领域

本发明属于集成电路制造领域，涉及一种垂直型存储器及制备方法。

背景技术

随着科技的发展及人们对小型化、多功能器件的追求，集成电路器件的尺寸不断的收缩，但局限于制备工艺的限制及基本物理定律的限制，器件的关键尺寸微缩变得越来越困难，集成电路器件的物理尺寸接近达到极限。

近年来，垂直型存储器因其结构优势备受关注，其中，存储器中的存储单元的尺寸制约着整个存储器的尺寸。在垂直型存储器中是通过逻辑单元控制存储单元进行数据存储或者读取数据，然而在现有的垂直型存储器中，只能存储1bit，即0和1，从而局限了垂直型存储器的应用。

因此，提供一种垂直型存储器及制备方法，实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种垂直型存储器及制备方法，用于解决现有技术中难以同时实现存储器的小型化及多功能应用的问题。

为实现上述目的及其他相关目的，本发明提供一种垂直型存储器的制备方法，包括以下步骤：

提供基底；

于所述基底上形成第一逻辑单元叠层结构，所述第一逻辑单元叠层结构包括自下而上依次堆叠的第一源极区、第一沟道区及第一漏极区；

于所述第一逻辑单元叠层结构上形成牺牲层；

于所述牺牲层上形成第二逻辑单元叠层结构，所述第二逻辑单元叠层结构包括自下而上依次堆叠的第二漏极区、第二沟道区及第二源极区；

图形化所述第二逻辑单元叠层结构，并去除显露的所述牺牲层；

形成存储单元，所述存储单元包括第一极板、第二极板及位于所述第一极板及第二极板之间的介电层，其中，所述第一极板与所述第二漏极区相接触，所述第二极板与所述第一漏极区相接触；

形成第一逻辑单元环栅结构，所述第一逻辑单元环栅结构包括第一栅介电层及第一栅导电层；

形成第二逻辑单元环栅结构，所述第二逻辑单元环栅结构包括第二栅介电层及第二栅导电层；

形成金属连接部，所述金属连接部与所述第一栅导电层、第一源极区、第二栅导电层及第二源极区电连接。

可选地，形成的所述存储单元包括位于所述第二漏极区外围的U型存储单元或位于所述第一漏极区与所述第二漏极区之间的平板型存储单元。

可选地，形成的所述第一逻辑单元叠层结构包括NNN型逻辑单元叠层结构、PPP型逻辑单元叠层结构、NPN型逻辑单元叠层结构及PNP型逻辑单元叠层结构中的一种；形成的所述第二逻辑单元叠层结构包括NNN型逻辑单元叠层结构、PPP型逻辑单元叠层结构、NPN型逻辑单元叠层结构及PNP型逻辑单元叠层结构中的一种。

可选地，形成的所述存储单元中，所述介电层包括Al₂O₃介电层或SiO₂介电层。

本发明还提供一种垂直型存储器，所述垂直型存储器包括：

基底；