[发明专利]三维存储器及其制备方法

说明书

本申请公开了一种三维存储器及其制备方法。三维存储器的制备方法包括:提供衬底；在衬底上形成第一绝缘层与第一牺牲层交替堆叠设置的第一堆叠层；刻蚀第一堆叠层，以形成贯穿第一堆叠层的第一沟道孔；沿第一沟道孔的侧壁形成介电层；在第一沟道孔内填充牺牲介质，介电层隔离牺牲介质与第一牺牲层。本申请提供的三维存储器的制备方法在沟道孔内填入牺牲介质之前，在沟道孔的侧壁形成介电层，使得当牺牲介质出现刻蚀缺陷时，介电层起到阻挡作用，避免在置换栅极层的工艺中栅极材料填入沟道孔内，从而提高三维存储器的良率。

技术领域

本申请涉及半导体制造技术领域，尤其涉及一种三维存储器及其制备方法。

背景技术

三维(3Dimension,3D)存储器作为一种典型的垂直沟道式三维存储器，包括衬底以及位于衬底上的堆叠层结构。通常三维存储器中堆叠层数越多，三维存储器的容量越高，因此为了实现三维存储器更高容量，堆叠层数相应的不断增加。

在形成贯穿堆叠层结构的多个沟道孔(channel hole，CH)的过程中，需要先在下层堆叠结构的沟道孔内填充牺牲介质，再形成上层堆叠结构，最后去除牺牲介质，从而获得贯通上层堆叠结构与下层堆叠结构的沟道孔。但是，在去除牺牲介质的过程中存在去除不完全的现象，使得部分牺牲介质仍残留在沟道孔内，而残留有牺牲介质的沟道孔内无法形成阻挡层，从而影响制备的三维存储器的良率。

发明内容

基于上述问题，本申请提供了一种三维存储器的制备方法，在沟道孔内填入牺牲介质之前，在沟道孔的侧壁形成介电层，使得当牺牲介质出现残留时，介电层起到阻挡作用，避免在置换栅极层的工艺中栅极材料填入沟道孔内，从而提高三维存储器的良率。本申请还提供一种三维存储器。

第一方面，本申请提供了一种三维存储器的制备方法。三维存储器的制备方法包括：

提供衬底；

在所述衬底上形成第一绝缘层与第一牺牲层交替堆叠设置的第一堆叠层；

刻蚀所述第一堆叠层，以形成贯穿所述第一堆叠层的第一沟道孔；

沿所述第一沟道孔的侧壁形成介电层；

在所述第一沟道孔内填充牺牲介质，所述介电层隔离所述牺牲介质与第一牺牲层。

在一种实施方式中，所述介电层的介电常数大于或等于3.9法/米。

在一种实施方式中，所述介电层为氧化铝。

在一种实施方式中，在所述“在所述第一沟道孔内填充牺牲介质”之后，所述制备方法还包括：

在所述第一堆叠层上形成第二堆叠层，所述第二堆叠层包括多层交替堆叠的第二绝缘层及第二牺牲层；

刻蚀所述第二堆叠层，形成与所述第一沟道孔一一对应的第二沟道孔，所述第二沟道孔露出至少部分所述牺牲介质。

在一种实施方式中，所述第一沟道孔与所述第二沟道孔的数量为多个，在所述“刻蚀所述第二堆叠层，形成与所述第一沟道孔一一对应的第二沟道孔”包括：

至少一个所述第二沟道孔未贯穿所述第二堆叠层，对应的所述第一沟道孔内的所述牺牲介质未露出。

在一种实施方式中，所述“刻蚀所述第二堆叠层，形成与所述第一沟道孔一一对应的第二沟道孔”之后，所述制备方法还包括：

刻蚀所述牺牲介质，以连通所述第一沟道孔与所述第二沟道孔。

在一种实施方式中，所述“刻蚀所述牺牲介质，以连通所述第一沟道孔与所述第二沟道孔”之后，所述制备方法还包括：

刻蚀所述介电层，以使所述第一绝缘层及所述第一牺牲层相对所述第一沟道孔露出。