[发明专利]验证逻辑电路中的路径的方法、系统和介质有效
| 申请号： | 202110343219.1 | 申请日： | 2021-03-30 |
| 公开（公告）号： | CN112906345B | 公开（公告）日： | 2022-10-04 |
| 发明（设计）人： | 栾晓琨;边少鲜;黄薇;孙永丰;蒋剑锋;邓宇;陈占之;金文江;王翠娜;唐涛 | 申请（专利权）人： | 天津飞腾信息技术有限公司 |
| 主分类号： | G06F30/398 | 分类号： | G06F30/398 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 万里晴 |
| 地址： | 300450 天津市滨海新*** | 国省代码： | 天津;12 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 验证 逻辑电路 中的 路径 方法 系统 介质 | ||
1.一种验证逻辑电路中的路径的方法，包括：
确定在可测性设计DFT模式下要测试的多个第一路径；
确定在功能模式下要测试的多个第二路径；
确定在所述多个第一路径和所述多个第二路径中的不需要在功能模式下达到最优性能的第三路径；
在功能模式下对所述第三路径设置时序约束，使得所述第三路径在a个时钟周期内达到目标性能，其中a是功能模式下的时钟频率与DFT模式下的时钟频率的比值的下取整数值、且a是正整数。
2.根据权利要求1所述的方法，还包括：
在DFT模式下去除对所述第三路径设置的所述时序约束。
3.根据权利要求1所述的方法，其中，所述在功能模式下对所述第三路径设置时序约束，使得所述第三路径在a个时钟周期内达到目标性能包括：
对所述第三路径设置时序约束命令set_multicycle_path a，使得所述第三路径在a个时钟周期内达到目标性能。
4.一种验证逻辑电路中的路径的系统，包括：
处理器；
存储器，存储计算机可执行程序产品，以在处理器的执行下进行验证逻辑电路中的路径的方法，包括：
确定在可测性设计DFT模式下要测试的多个第一路径；
确定在功能模式下要测试的多个第二路径；
确定在所述多个第一路径和所述多个第二路径中的不需要在功能模式下达到最优性能的第三路径；
在功能模式下对所述第三路径设置时序约束，使得所述第三路径在a个时钟周期内达到目标性能，其中a是功能模式下的时钟频率与DFT模式下的时钟频率的比值的下取整数值、且a是正整数。
5.根据权利要求4所述的系统，其中，所述计算机可执行程序产品在处理器的执行下还进行如下步骤：
在DFT模式下去除对所述第三路径设置的所述时序约束。
6.根据权利要求4所述的系统，其中，所述在功能模式下对所述第三路径设置时序约束，使得所述第三路径在a个时钟周期内达到目标性能包括：
对所述第三路径设置时序约束命令set_multicycle_path a，使得所述第三路径在a个时钟周期内达到目标性能。
7.一种计算机可读介质，存储了计算机可执行程序产品，以在处理器的执行下进行如权利要求1-3中任一所述的方法。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于天津飞腾信息技术有限公司，未经天津飞腾信息技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202110343219.1/1.html，转载请声明来源钻瓜专利网。
