[发明专利]基于二维氧化钼/硫化钼叠层结构的自选通器件及其制造方法

说明书

本发明公开了一种二维氧化钼/硫化钼叠层结构的自选通器件及其制造方法，涉及微电子技术领域，包括上电极层、下电极层、功能层，功能层材料位于上电极层和下电极层之间。其中，所述功能层又由介质层I、介质层II、依次堆叠构成；所述介质层I为二维氧化钼(α‑MoOsubgt;3/subgt;)，介质层II为二维硫化钼(MoSsubgt;2/subgt;)的半导体材料。与现有技术相比，本发明通过叠层方式形成的自选通器件在不扩大占用面积的情况下，解决了交叉集成阵列中的串扰问题；介质层Ⅰ与介质层Ⅱ的堆叠结构实现了自选通性能，显示出良好的非线性特性，其非线性度可以达到10supgt;5/supgt;，微缩性极强，工艺简单，节约成本。

技术领域

本发明涉及微电子技术领域，具体涉及一种基于二维氧化钼/硫化钼叠层结构的自选通器件及其制造方法。

背景技术

阻变存储器(RRAM)是具有相当大潜力的能与主流的闪存竞争的下一代存储器件。RRAM的交叉阵列结构被认为是存储器中最经济，单元占用面积最小的集成方式，但在RRAM器件高密度集成中面临的挑战就是交叉串扰现象。因此，我们需要每个单元都具有整流特性，以避免阵列结构中的误读现象发生。目前，半导体工艺中常用的选通的方式有场效应晶体管与阻变单元串联(1T1R)、整流二极管与阻变单元串联(1D1R)、非线性电阻与阻变单元串联(1S1R)等。但以上方法受到串联器件的尺寸影响，使其存储单元面积的缩小受到严重限制，并且制备工艺复杂使其制作成本增加。

自选通器件可以实现非线性电流电压特性，使得小电压读取时器件无论在高阻还是低阻都表现为高阻，且器件结构简单不用另外串联选通器件即可避免串扰问题的发生。具有操作速度快，工艺简单，尺寸小等优点，利于芯片的高密度三维集成。查阅相关自选通器件的文献。基于传统氧化物单层或叠层结构器件的自选通特性研究有Liu等人利用TiN/HfO₂/TiO_x/Ru结构实现了自选通性能，非线性达到10³(X.Xu,Q.Luo,T.Gong,H.Lv,S.Long,Q.Liu,S.S.Chung,J.Li and M.Liu,Symposium on VLSI Technology Digest ofTechnical Papers,2016)。但随着集成电路发展的要求，大规模的高密度存储阵列被迫切需要，因此非线性的进一步提高亟需解决。2019年Sun等对基于二维材料堆叠的自选通器件进行研究，采用了Au/h-BN/G/h-BN/Ag结构，非线性特性可以达到10¹⁰(L.Sun,Y.Zhang,G.Han,G.Hwang,J.Jiang,B.Joo,K.Watanabe,T.Taniguchi,Y.M.Kim,W.J.Yu,B.S.Kong,R.Zhao and H.Yang,Nat.Commun.,2019,10,3161.)。但由于h-BN的晶圆级的制备存在挑战，使得该结构器件的存储阵列的进一步应用存在阻碍。CN 104485418 A公开了垂直沟槽结构的自选通器件制备方法，采用多层电极堆叠结构，在凹槽的内壁及底部沉积选通层，工艺复杂，且沉积均匀性无法得到保证。因此本发明提出一种微缩性极强，工艺简单的自选通器件及其制造方法。

发明内容

基于上述现有技术和面临的问题，本发明提出了一种基于二维氧化钼/硫化钼叠层结构的自选通器件及其制造方法，其基于二维材料的叠层结构，实现了自选通特性，非线性可以达到10⁶，在减小漏电流和降低功耗方面有着明显的优势，并且器件单元微缩性强，具有高密度三维集成的潜力。

本发明提出了一种基于二维氧化钼/硫化钼叠层结构的自选通器件，所述叠层结构的自选通器件包括上电极层、下电极层、功能层，功能层材料位于上电极层和下电极层之间。其中，所述功能层又由介质层I、介质层II、依次堆叠构成；所述介质层I为二维氧化钼(α-MoO₃)，介质层II为二维硫化钼(MoS₂)的半导体材料。其中：