[发明专利]一种芯片级联扩展控制协议

说明书

本发明公开了一种芯片级联扩展控制方法，单颗芯片包括指令时钟端、串行输入端以及串行输出端三个接口。指令时钟信号连接到所有级联芯片的指令时钟端，为所有级联芯片共用，为数据传输提供时钟信号，以及提供操作指令来控制级联芯片执行指令操作。级联芯片的串行输入端与串行输出端级联构成数据传输通道，第一级芯片的串行输入端为数据传输通道的串行输入数据信号，最后一级芯片的串行输出端为数据传输通道的串行输出数据信号。指令时钟信号控制所述的数据传输通道中的数据进行同步传输。本发明通过串行数据传输，并行指令传输，实现了对任意多的芯片的级联扩展控制，硬件拓扑简单，代价低，数据传输的效率与速度高，并且所有芯片同步控制，降低了控制时间开销。

技术领域

本发明主要涉及芯片级联扩展应用领域，尤其指一种串行数据传输的芯片级联扩展控制方法，该方法采用串行的方式进行数据的交互，并将时钟与指令信号合并，可实现任意级数的多芯片级联扩展控制，同时降低了硬件复杂度，提高了与主控的兼容性，数据的传输与芯片的控制效率高。

背景技术

串行接口被广泛应用于芯片之间的数据交互，因为数据为串行传输，芯片之间的互联线少，所以硬件简单，适应性高，成本低。

常见的串行接口有UART、SPI与I²C三种。其中UART为异步传输，只能实现点对点的传输。SPI为同步传输，通信速率较高，可以实现总线控制，但是每增加一个接入点，相应需要增加一个片选信号，所以当同时控制多个芯片时将会导致信号线开销增大，互联复杂。I²C为同步传输，仅用2条线即可以实现对多个芯片的控制，不同芯片之间通过地址进行区分，但是扩展的数量有限，并且通信速率较低。

所以现有的常用串行接口协议在用于多芯片控制时，存在扩展代价高或通信速率低的问题，同时对多芯片的控制只能分时进行，导致级联芯片响应不同步，数据的传输与芯片的控制效率低。

发明内容

本发明的目的在于提供一种芯片级联控制协议，完成级联扩展芯片的数据信息与控制信息的交互与传输。

本发明的技术方案如下：

一种芯片级联扩展控制方法，其特征在于：

单颗芯片包括指令时钟端、串行输入端以及串行输出端三个接口；

指令时钟信号连接到所有级联芯片的指令时钟端，为所有级联芯片共用，为数据传输提供时钟信号，以及提供操作指令来控制级联芯片执行指令操作；

级联芯片的串行输入端与串行输出端级联构成数据传输通道，第一级芯片的串行输入端为数据传输通道的串行输入数据信号，最后一级芯片的串行输出端为数据传输通道的串行输出数据信号；

指令时钟信号控制所述的数据传输通道中的数据进行同步传输；

对级联芯片的控制包括以下步骤：

A、将级联芯片数据传输通道的串行输入数据信号用一组串行输入帧数据表示，将级联芯片数据传输通道输出的串行输出数据信号用一组串行输出帧数据表示；

B、接收所述串行输入数据信号的级联芯片从串行输入帧数据的末端截取所需数据，并在串行输入帧数据的首端补充等长度片内数据构成串行输出帧数据，同步传输给后级芯片；

C、在串行输入帧数据传输完成后，发送操作指令，等待指令执行完成；

D、级联芯片根据从所述的串行输入帧数据中截取的数据与操作指令执行相应的指令操作，并在指令操作执行完成后产生所述的用于补充串行输入帧数据的片内数据；

E、重复B、C、D步骤。

所述的方法，其中，级联芯片从串行输入帧数据中截取的数据用于后面一次的指令操作，在串行输入帧数据首端补充的等长度片内数据为上一次指令操作产生的用于补充串行输入帧数据的片内数据。