[发明专利]屏蔽栅沟槽型器件的工艺方法

说明书

本发明提供了一种屏蔽栅沟槽型器件的工艺方法，包括：提供衬底；在衬底上形成第一沟槽；在第一沟槽内依次形成第一氧化层和第二氧化层，并得到第二沟槽，其中：第一氧化层的致密度大于第二氧化层的致密度；在第二沟槽内形成屏蔽栅；在屏蔽栅上形成第三氧化层，其中：第三氧化层的致密度大于第二氧化层的致密度；部分刻蚀第一氧化层、第二氧化层和第三氧化层使得所述第一氧化层、第二氧化层和第三氧化层的厚度均降低，剩余的第二氧化层和第三氧化层的表面形貌与屏蔽栅的表面形貌相同，以使得剩余的第一氧化层、第二氧化层和第三氧化层形成的组合的厚度较为均匀，进而改善控制栅和屏蔽栅之间的漏电性能。

技术领域

本发明涉及半导体技术领域，尤其是涉及一种屏蔽栅沟槽型器件的工艺方法。

背景技术

在耐压为60V以上的中低压器件领域内，屏蔽栅沟槽型(Shield Gate Trench，SGT)器件因为其低的比导通电阻和低的栅漏耦合电容，被得到广泛的应用。屏蔽栅沟槽型器件的栅极结构包括屏蔽多晶硅和多晶硅栅，屏蔽多晶硅通常也称为源多晶硅，都形成于沟槽中，根据屏蔽多晶硅和多晶硅栅在沟槽中的设置不同通常分为上下结构和左右结构。上下结构中屏蔽多晶硅位于沟槽的底部，多晶硅栅位于沟槽的顶部，多晶硅栅和屏蔽多晶硅之间呈上下或者左右结构关系。

现有技术的屏蔽栅沟槽型器件的形成方法中，首先提供一衬底，在衬底内形成第一沟槽，在第一沟槽侧壁和底部沉积一层氧化层作为第一氧化层。接着，在第一氧化层表面形成第二氧化层。第二氧化层中间会得到第二沟槽，第二沟槽内填充多晶硅，多晶硅覆盖第二氧化层的侧壁，并且填满第二沟槽。刻蚀多晶硅直到合适的高度形成屏蔽栅，接着在屏蔽栅上分别形成第三氧化层，刻蚀第三氧化层、第一氧化层和第二氧化层，并在刻蚀后的第三氧化层、第一氧化层和第二氧化层上形成控制栅。

屏蔽栅沟槽型器件的一个工艺控制难点就是控制栅和屏蔽栅之间的第三氧化层、第一氧化层和第二氧化层的厚度，太薄会导致控制栅和屏蔽栅之间的漏电变大，影响器件的性能。而在屏蔽栅沟槽型器件的制备过程中，刻蚀多晶硅形成的屏蔽栅的表面通常会形成边缘高中间低的形貌，所以在屏蔽栅的边缘处会导致控制栅到屏蔽栅的漏电性能差，进而影响整个器件的漏电性能。

发明内容

本发明的目的在于提供一种屏蔽栅沟槽型器件的工艺方法，可以改善屏蔽栅沟槽型器件的控制栅到屏蔽栅的漏电性能。

为了达到上述目的，本发明提供了一种屏蔽栅沟槽型器件的工艺方法，包括：

提供衬底；

在所述衬底上形成第一沟槽；

在所述第一沟槽内依次形成第一氧化层和第二氧化层，并得到第二沟槽，其中：所述第一氧化层的致密度大于所述第二氧化层的致密度；

在所述第二沟槽内形成屏蔽栅；

在所述屏蔽栅上形成第三氧化层，其中：所述第三氧化层的致密度大于所述第二氧化层的致密度；

部分刻蚀所述第一氧化层、第二氧化层和第三氧化层使得所述第一氧化层、第二氧化层和第三氧化层的厚度均降低，剩余的所述第二氧化层和第三氧化层的表面形貌与所述屏蔽栅的表面形貌相同，以使得位于屏蔽栅上的剩余的所述第二氧化层与剩余的第三氧化层的厚度均匀。

可选的，在所述的屏蔽栅沟槽型器件的工艺方法中，所述衬底为重掺杂半导体结构。

可选的，在所述的屏蔽栅沟槽型器件的工艺方法中，所述第一氧化层由热氧形成。

可选的，在所述的屏蔽栅沟槽型器件的工艺方法中，形成所述第二氧化层的方法包括：采用臭氧和四乙氧基硅化氢进行化学气相沉积反应形成第二氧化层。

可选的，在所述的屏蔽栅沟槽型器件的工艺方法中，在所述第二沟槽内形成屏蔽栅的方法包括：

向所述第二沟槽内沉积多晶硅并填充第二沟槽；