[发明专利]光掩模坯料及其制造方法

说明书

本发明涉及一种光掩模坯料，所述光掩模坯料在对含有硅的无机膜实施硅烷化处理后形成抗蚀膜，并提供一种光掩模坯料及其制造方法，其能够抑制在显影后因抗蚀剂残渣等所引起的缺陷的产生。为了解决上述问题，提供一种光掩膜坯料的制造方法，其是制造以下的光掩模坯料的方法，所述光掩模坯料在透明基板上至少具有含有硅的含硅无机膜，并在该含硅无机膜上具有抗蚀膜，所述光掩模坯料的制造方法是在形成前述含硅无机膜后，进行硅烷化处理，然后利用涂布来形成前述抗蚀膜，所述含硅无机膜的与前述抗蚀膜接触的表面中的氧浓度为55原子％以上且75原子％以下。

本申请是申请日为2014年09月25日、申请号为201410499354.5、发明名称为“光掩模坯料及其制造方法”的申请的分案申请。

技术领域

本发明涉及一种制造半导体集成电路等时所使用的光掩模用的光掩模坯料及其制造方法。

背景技术

近年来，对于半导体加工而言，尤其因大规模集成电路的高集成化，逐渐需要使电路图案微细化，对于构成电路的配线图案的细线化、或对于用于构成单元电路的层之间的配线的接触孔图案的微细化技术的要求逐渐提高。因此，对于形成前述配线图案或接触孔图案的光刻中所使用的刻画有电路图案的光掩模的制造而言，随着上述微细化，也需要能够更微细且更正确地刻画电路图案的技术。

为了在光掩膜基板上形成更高精度的光掩膜图案，首先，需要在光掩膜坯料上形成高精度的抗蚀图案(光致抗蚀图案，也称为光刻胶图案)。由于在实际加工半导体基板时，光学光刻进行了缩小投影，因此，光掩膜图案实际上是所需图案尺寸的4倍左右的大小，但对精度的要求不会因此而降低，对作为原版的光掩膜的精度要求反而比对曝光后的图案精度的要求更高。

而且，在现行的光刻技术中，所要描绘的电路图案的尺寸远低于所使用的光的波长，如果使用按照电路的形状直接放大4倍的光掩膜图案，则会因实际进行光学光刻时所产生的光的干扰等的影响，而无法在抗蚀膜上按照光掩膜图案的形状进行转印。因此，为了减少这些影响，有时需要将光掩膜图案加工成比实际的电路图案更复杂的形状(适用所谓的光学邻近效应修正(Optical proximity correction，OPC)等的形状)。因此，在用于获得光掩膜图案的光刻技术中，现在也需要一种更高精度的加工方法。有时以极限分辨率(极限解像度)来表现光刻性能，作为该分辨极限，光掩模加工工序的光刻技术需要与使用了光掩模的半导体加工工序中所使用的光学光刻所需的分辨极限同等程度或其以上的极限分辨精度。

在光掩模图案的形成过程中，通常是在光掩模坯料上形成抗蚀膜，该光掩模坯料在透明基板上具有遮光膜，并利用电子束来描绘图案，经过显影而获得抗蚀图案，然后，将获得的抗蚀图案作为蚀刻掩模，对遮光膜进行蚀刻而将其加工成遮光图案，但在使遮光图案微细化的情况下，若想要维持与微细化前相同的抗蚀膜的膜厚而进行加工，则膜厚相对于图案之比即所谓的纵横比会增大，抗蚀的图案形状变差而导致图案转印无法顺利地进行，有时会引起抗蚀图案塌陷或剥落。因此，需要随着微细化而使抗蚀膜厚变薄。

另外，为了减轻干式蚀刻时对于抗蚀剂的负担，以前已尝试了使用硬掩模的方法，例如，在专利文献1中，公开了以下方法：在MoSi₂上形成SiO₂膜，将该SiO₂膜用作使用含氯气体对MoSi₂进行干式蚀刻时的蚀刻掩模；另外，记述了SiO₂膜还能作为抗反射膜而发挥功能。另外，例如专利文献2中记载了在相移膜上使用铬作为遮光膜，在该铬上使用SiO₂膜作为硬掩模。

现有技术文献

专利文献

专利文献1：日本特开昭63-85553号公报。

专利文献2：日本特开平7-49558号公报。

发明内容