[发明专利]晶片级测试方法及其测试结构

权利要求书

1.一种测试晶片的方法，其包括：

在半导体芯片上的互连结构中沉积一导电层，其中所述导电层经配置接地；

在所述导电层上形成第一导电迹线和第二导电迹线且将所述第一导电迹线的第一端耦合到所述导电层；

用第一电子束在所述第一导电迹线及所述第二导电迹线的暴露表面上执行第一扫描，所述第一导电迹线及所述第二导电迹线是交替布置且间隔开的；

在执行所述第一扫描的同时获得所述第一导电迹线及所述第二导电迹线的图像；

基于所述图像确定所述第一导电迹线及所述第二导电迹线的布线特性；

响应确定在所述第一导电迹线和所述第二导电迹线中没有发现缺陷，在所述互连结构的第二层中形成第三导电迹线，所述第三导电迹线电连接所述第二导电迹线的断开区段；

用第二电子束在所述第三导电迹线的暴露表面上执行第二扫描；和

基于所述第二扫描确定所述第二导电迹线和所述第三导电迹线的布线特性。

2.根据权利要求1所述的方法，其中用所述第一电子束在所述第一导电迹线及所述第二导电迹线的所述暴露表面上执行所述第一扫描包括横越所述第一导电迹线及所述第二导电迹线的所有平行指状物。

3.根据权利要求1所述的方法，其中确定所述第一导电迹线及所述第二导电迹线的布线特性包括检测在所述第一导电迹线中是否存在开路或高阻抗缺陷。

4.根据权利要求3所述的方法，其中基于所述图像确定所述第一导电迹线及所述第二导电迹线的布线特性包括识别包含所述开路或所述高阻抗缺陷的分段，所述分段具有第一端及第二端，所述第一端具有亮阴影且所述第二端具有暗阴影。

5.根据权利要求4所述的方法，其中所述分段的所述第一端连接到所述第一导电迹线的所述第一端。

6.根据权利要求1所述的方法，其中确定所述第一导电迹线及所述第二导电迹线的布线特性包括检测所述第一导电迹线与所述第二导电迹线之间是否存在短路。

7.根据权利要求6所述的方法，其中所述第二导电迹线包括在用所述第一电子束在所述第一导电迹线及所述第二导电迹线的所述暴露表面上执行所述第一扫描之前与所述第一导电迹线交错的多个断开电连接的指状物。

8.根据权利要求7所述的方法，其中响应于所述第二导电迹线的至少一个断开电连接的指状物的图像展现亮阴影检测所述第一导电迹线与所述第二导电迹线之间的所述短路。

9.根据权利要求1所述的方法，其中在所述第一导电迹线及所述第二导电迹线的所述暴露表面上执行所述第一扫描之前，在所述半导体晶片的切割道区域中形成所述第一导电迹线及所述第二导电迹线。

10.根据权利要求9所述的方法，其进一步包括通过从所述半导体晶片去除所述切割道区域而单粒化所述半导体晶片。

11.根据权利要求1所述的方法，其进一步包括响应于确定在所述第一导电迹线及所述第二导电迹线中未发现缺陷而使用探头装置测试所述第一导电迹线及所述第二导电迹线。

12.根据权利要求11所述的方法，其中使用探头装置测试所述第一导电迹线及所述第二导电迹线包括将低电压及高电压施加于所述第一导电迹线的所述第一端及与所述第一端相对的第二端上。