[发明专利]至少具有三个缓存级别的缓存层级的混合低级缓存包含策略有效

专利信息
申请号: 201880068941.5 申请日: 2018-08-24
公开(公告)号: CN111263934B 公开(公告)日: 2022-08-02
发明(设计)人: 保罗·莫耶 申请(专利权)人: 超威半导体公司
主分类号: G06F12/0811 分类号: G06F12/0811;G06F12/0897
代理公司: 上海胜康律师事务所 31263 代理人: 李献忠;张华
地址: 美国加利*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 至少 具有 三个 缓存 级别 层级 混合 低级 包含 策略
【权利要求书】:

1.一种数据处理系统,其包括:

一个或多个处理器核心;以及

缓存层级,其包括:

一级缓存;

二级缓存;

三级缓存;和

缓存层级控制逻辑,其被配置为实现其中缓存在所述一级缓存中的每个缓存行均具有缓存在所述二级缓存和所述三级缓存中的至少一个中的所述缓存行的副本的缓存策略并且其中当所述缓存行的所述副本不存在于所述二级缓存中时,从所述三级缓存中逐出缓存行会触发所述缓存层级控制逻辑以从所述一级缓存中逐出该缓存行的副本。

2.如权利要求1所述的数据处理系统,其中:

所述缓存策略还提供了从所述二级缓存中逐出缓存行不会触发从所述一级缓存中逐出该缓存行的副本。

3.如权利要求1所述的数据处理系统,其中:

所述缓存策略还提供了从所述三级缓存逐出缓存行会触发所述缓存层级控制逻辑以:

当该缓存行的副本存在于所述二级缓存中时,在所述一级缓存中保留该缓存行的所述副本。

4.如权利要求3所述的数据处理系统,其中:

所述三级缓存可以访问第一组存在字段以存储第一存在信息,该第一存在信息标识所述三级缓存中的哪些缓存行也存储在所述一级缓存或所述二级缓存的任一个中。

5.如权利要求4所述的数据处理系统,其中所述第一存在信息仅标识对应的缓存行是否在所述一级缓存或所述二级缓存的一个中。

6.如权利要求4所述的数据处理系统,其中所述第一存在信息标识对应的缓存行是否在所述一级缓存中以及所述对应的缓存行是否在所述二级缓存中。

7.如权利要求4所述的数据处理系统,其中:

所述缓存层级包括多个一级缓存和多个二级缓存;并且

所述第一存在信息标识对应的缓存行存储在所述多个一级缓存中的哪个一级缓存中或所述多个二级缓存中的哪个二级缓存中。

8.如权利要求4所述的数据处理系统,其中第一组存在字段是所述三级缓存的标签阵列的一部分。

9.如权利要求4所述的数据处理系统,其中:

所述一级缓存能够访问第二组存在字段以存储第二存在信息,所述第二存在信息标识所述一级缓存中的哪些缓存行也存储在所述二级缓存或所述三级缓存的任一个中。

10.如权利要求9所述的数据处理系统,其中所述第二存在信息仅标识对应的缓存行是否在所述二级缓存或所述三级缓存的一个中。

11.如权利要求9所述的数据处理系统,其中所述第二存在信息标识对应的缓存行是否在所述二级缓存中以及所述对应的缓存行是否在所述三级缓存中。

12.如权利要求9所述的数据处理系统,其中:

所述缓存层级包括多个二级缓存;并且

所述第二存在信息标识对应的缓存行存储在所述多个二级缓存中的哪个二级缓存中。

13.如权利要求9所述的数据处理系统,其中所述第二组存在字段是所述一级缓存的标签阵列的一部分。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于超威半导体公司,未经超威半导体公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201880068941.5/1.html,转载请声明来源钻瓜专利网。

同类专利
  • 用于高速缓存替换策略的缩放集合竞争-201680085894.6
  • 保罗·詹姆斯·莫耶 - 超威半导体公司
  • 2016-09-20 - 2023-10-03 - G06F12/0811
  • 一种处理系统(100、300),包括高速缓存(300),所述高速缓存包括高速缓存线(315),所述高速缓存线被划分为所述高速缓存线的第一子集(320)和所述高速缓存线的第二子集(320)。所述处理系统还包括与所述高速缓存线的所述第二子集相关联的一个或多个计数器(330)。所述处理系统还包括处理器(305),所述处理器被配置为响应于与所述第二子集相关联的高速缓存命中或高速缓存未命中来修改所述一个或多个计数器。所述一个或多个计数器被修改一定量,所述量由生成所述高速缓存命中或所述高速缓存未命中的存储器访问请求的一个或多个特性来确定。
  • 用于转换缓存查找的领域标识符比较-201880041379.7
  • 马修·卢西恩·埃文斯;詹森·帕克;加雷斯·里斯·斯托克韦尔;马丁·魏德曼 - ARM有限公司
  • 2018-06-08 - 2023-08-18 - G06F12/0811
  • 一种设备具有转换缓存100,其包括用于指定地址转换数据的多个条目。每个条目260还指定与地址转换数据相关联的转换情境标识符254和标识多个领域之一的领域标识符270。每个领域对应于由处理电路8执行的至少一个软件过程的至少一部分。响应于存储器存取,触发对转换缓存100的查找。当查找在缓存100中未命中时,在当前领域被针对目标存储器区域指定的拥有者领域从存取目标存储器区域中排除时,控制电路280防止地址转换数据到缓存的分配。在查找中,给定条目260是否与存储器存取相匹配取决于转换情境标识符比较和领域标识符比较二者。
  • 用于存储器中处理的高速缓存一致性-201780030262.4
  • 迈克尔·W·波伊尔;努万·贾亚塞纳 - 超威半导体公司
  • 2017-05-02 - 2023-08-08 - G06F12/0811
  • 一种高速缓存一致性桥接协议,提供主机处理器的高速缓存一致性协议与存储器中处理器的高速缓存一致性协议之间的接口,由此解耦所述主机处理器和所述存储器中处理器的一致性机制。所述高速缓存一致性桥接协议可以用于促进由不同供应商设计的主机处理器和存储器中处理器装置之间的互操作性,并且所述主机处理器和存储器中处理器装置这两者都可以实施每个处理器内的计算单元之间的一致性技术。所述高速缓存一致性桥接协议可以支持的高速缓存一致性许可的粒度与主机处理器和/或存储器中处理器的高速缓存一致性协议所使用的高速缓存一致性许可的粒度不同。
  • 用于存储装置的高速缓存架构-201980102711.0
  • D·巴卢智;D·米诺波力 - 美光科技公司
  • 2019-12-03 - 2023-08-04 - G06F12/0811
  • 本公开涉及一种用于改进包含由存储器控制器管理的多个非易失性存储器部分的存储装置中的读取及/或写入阶段的方法,其包括:提供至少一较快存储器部分,其相对于所述非易失性存储器部分具有更低延时及更高处理量且定向连接到所述控制器;将所述较快存储器部分用作读取及/或写入高速缓存存储器以复制包含所述多个非易失性存储器部分的更频繁读取或写入逻辑块的存储器区的内容。还公开一种用于受管理存储装置的特定读取高速缓存架构来实施上述方法。
  • 屏蔽存储器访问的高效处理-202180053581.3
  • 安德鲁·沃特曼;克尔斯特·阿萨诺维奇 - 斯法夫股份有限公司
  • 2021-09-01 - 2023-05-09 - G06F12/0811
  • 本文公开了用于处理包括处置故障异常和检查要被访问的(多个)存储器区域的存储器属性的屏蔽存储器访问的系统和方法。实现方式针对屏蔽向量存储器指令执行两级存储器保护违规方案。第一级存储器检查忽略与屏蔽向量存储器指令相关联的屏蔽信息,并且对与屏蔽向量存储器指令相关联的存储器占用进行操作。如果相对于存储器占用检测到存储器保护违规或者推测性访问被拒绝,则第二级存储器检查在向量元素级别上评估屏蔽信息以确定是否应该引发故障异常。如果设置了向量元素的屏蔽位并且检测到存储器违规,则针对屏蔽向量存储器指令引发故障异常。如果没有设置屏蔽位,则能够继续屏蔽向量存储器指令的执行。
  • 存储器单元和存储器单元处理操作请求的操作方法-201780049261.4
  • 安德烈亚斯·翰森 - ARM有限公司
  • 2017-06-26 - 2023-04-25 - G06F12/0811
  • 一种存储器单元包括:数据存储部,存储数据;操作控制器,接收由上游源发出的操作请求;下游能力存储部,存储对至少一个下游存储器单元可执行的操作的指示;以及处理电路,在操作控制器的控制下对存储在数据存储部中的数据执行操作。当从上游源接收到对目标数据执行操作的操作请求时,操作控制器被布置为依据目标数据是否被存储在数据存储部中和对至少一个下游存储器单元可执行的操作的指示来确定何时控制处理电路执行该操作以及何时将该操作转发到下游存储器单元。这允许了在存储器系统内的适当位置执行操作,其中不仅考虑到了数据存在于何处,而且考虑到了操作的复杂度和在存储器系统内的各种存储器位置提供的处理电路的能力。
  • 用于高速缓存控制操作的指令和逻辑-201680063732.2
  • R·萨桑卡 - 英特尔公司
  • 2016-09-28 - 2022-10-04 - G06F12/0811
  • 在一个实施例中,处理器包括:取出逻辑,用于取出指令;解码逻辑,用于解码指令;高速缓存存储器;以及控制逻辑,用于接收高速缓存过滤指令,并且响应于高速缓存过滤指令,仅使存储器地址空间的选择的部分有资格被高速缓存在高速缓存存储器中。高速缓存过滤指令可以指示存储器地址空间的选择的部分。描述了并要求保护其他实施例。
  • 用于针对核到核数据传送优化指令减少性能逆转的低开销硬件预测器-201680049907.4
  • R·王;A·J·赫德瑞奇;C·B·威尔克森 - 英特尔公司
  • 2016-09-23 - 2022-09-23 - G06F12/0811
  • 实施硬件预测器的装置和方法,所述硬件预测器用于减少在针对NFV进行核间数据传送优化的过程中由核内数据传送造成的性能逆转以及其他生产商‑消费者工作负荷。所述装置包括具有多级高速缓存层级的多核处理器,所述多级高速缓存层级包括用于每个核的L1和L2高速缓存或中级高速缓存(MLC)、以及共享的L3或末级高速缓存(LLC)。硬件预测器用于监测对样本高速缓存行的访问,并基于这些访问自适应地控制高速缓存行降级指令的启用,以便主动地将高速缓存行从较低的高速缓存级降级为较高的高速缓存级,包括将高速缓存行从L1或L2高速缓存(MLC)降级至L3高速缓存(LLC)。
  • 高速缓存媒体管理-202180008838.3
  • S·K·瑞特南;A·马尔谢;K·K·姆奇尔拉;P·菲利 - 美光科技公司
  • 2021-01-08 - 2022-08-30 - G06F12/0811
  • 标识存储器子系统的数据高速缓存的豁免部分。所述豁免部分包含包括由主机系统写入到所述数据高速缓存的第一数据的第一组数据块。标识所述存储器子系统的所述数据高速缓存的所收集部分。所述所收集部分包含包括由所述主机系统写入的第二数据的第二组数据块。对所述数据高速缓存的所述所收集部分执行媒体管理操作以将所述第二数据重定位到所述存储器子系统的数据密度高于所述数据高速缓存的存储区域,其中从所述媒体管理操作中豁免所述数据高速缓存的所述豁免部分。
  • 处理系统中基于传送成本的高速缓存行的传送-202080089301.X
  • 史利南·斯里尼瓦桑;约翰·凯利;马修·肖恩瓦尔德 - 超威半导体公司
  • 2020-12-01 - 2022-08-05 - G06F12/0811
  • 一种处理系统(100),包括多个计算单元(110),其中每个计算单元具有多个第一高速缓存(114、116)中的相关联的第一高速缓存,以及由所述多个计算单元共享的第二高速缓存(120)。所述第二高速缓存操作以管理所述多个第一高速缓存中的所述第一高速缓存之间的高速缓存的传送,使得当多个候选第一高速缓存包含所请求高速缓存行的有效副本时,所述第二高速缓存选择具有从所述第二高速缓存到所述候选第一高速缓存以及从所述候选第一高速缓存到发出对所请求高速缓存行的请求(130)的所述计算单元的最短总路径的所述候选第一高速缓存。
  • 至少具有三个缓存级别的缓存层级的混合低级缓存包含策略-201880068941.5
  • 保罗·莫耶 - 超威半导体公司
  • 2018-08-24 - 2022-08-02 - G06F12/0811
  • 一种系统(100),包括一个或多个处理器核心(111‑114)、和缓存层级(104)。所述缓存层级包括一级缓存(121‑124)、二级缓存(131‑134)和三级缓存(140)。所述缓存层级还包括缓存层级控制逻辑(142),所述缓存层级控制逻辑被配置为实现其中缓存在所述一级缓存中的每个缓存行均具有缓存在所述二级缓存和所述三级缓存中的至少一个中的所述缓存行的副本的缓存策略(144)。所述缓存策略还提供了从所述二级缓存中逐出缓存行不会触发从所述一级缓存中逐出该缓存行的副本,并且当所述缓存行不存在于所述二级缓存中时,从所述三级缓存中逐出缓存行会触发所述缓存层级控制逻辑,以从所述一级缓存中逐出该缓存行的副本。
  • 扩展对某些请求的一致性保护的高速缓存窥探模式-202080084926.7
  • D.威廉姆斯;G.古思里;沈昱;L.默里 - 国际商业机器公司
  • 2020-12-14 - 2022-07-15 - G06F12/0811
  • 高速缓存存储器包括数据阵列、指定一致性状态信息的数据阵列的内容的目录、以及通过参考数据阵列和目录处理从系统结构窥探的操作的窥探逻辑。窥探逻辑响应于在系统结构上窥探到指定目标地址的第一刷新或清理存储器访问操作的请求,确定高速缓存存储器是否具有目标地址的一致性所有权。基于确定高速缓存存储器具有目标地址的一致性所有权,窥探逻辑服务该请求并且此后进入裁判模式。当处于裁判模式时,窥探逻辑保护由目标地址标识的存储器块免受多个处理器核的冲突的存储器访问请求,直到指定目标地址的第二刷新/清理存储器访问操作结束为止。
  • 用于多租户高速缓存系统中的多层级数据存储的技术-201980100709.X
  • 谷雨;H·宋 - 维萨国际服务协会
  • 2019-10-04 - 2022-06-07 - G06F12/0811
  • 本发明的实施例涉及用于在多租户高速缓存系统中利用多层级高速缓存架构的系统和方法。存储器内高速缓存的一部分可被分配为各自专用于特定租户的专用份额(例如,专用分配),而所述存储器内高速缓存的另一部分(例如,共享分配)可由所述系统中的所有租户共享。当自最后一次访问存储在专用分配中的数据以来已经过阈值时间段时,所述数据可被迁移到所述共享分配。如果从所述共享分配访问数据,则可将所述数据迁移回到所述专用分配。利用所述技术为多租户高速缓存系统提供多层级方法可提高性能并减小关于常规高速缓存系统的时延。
  • 处理器侧事务上下文存储器接口系统和方法-202080035493.6
  • D·A·罗伯茨 - 美光科技公司
  • 2020-04-20 - 2021-12-21 - G06F12/0811
  • 本发明提供用于实施和/或操作一种设备的技术,所述设备包含经由存储器总线以通信方式耦合到存储器系统(14)的处理系统(12)。所述处理系统包含处理电路系统(16)、一或多个高速缓存器(24)和存储器控制器(34)。当被所述处理电路系统(16)定为目标的数据块导致处理器侧未命中时,所述存储器控制器(34)发指令给所述处理系统(12)以至少部分地通过以下操作输出请求传回所述数据块的存储器存取请求:在第一时钟循环期间输出供所述存储器系统(14)用以将所述数据块定位在一或多个阶层式存储器层级中的存取参数,以及在不同于所述第一时钟循环的第二时钟循环期间输出指示与所述数据块的当前目标化相关联的上下文信息的上下文参数,以使所述存储器系统(14)能够至少部分地基于所述上下文信息预测性地控制数据存储。
  • 一种抢占式高速缓存写回方法、处理系统和处理器-201880061718.8
  • 大卫·A·罗伯茨;埃利奥特·H·梅德尼克 - 超威半导体公司
  • 2018-09-17 - 2021-10-15 - G06F12/0811
  • 一种抢占式高速缓存写回方法包括从第一高速缓存(118)的第一高速缓存控制器(120)向第二高速缓存(122)的第二高速缓存控制器(124)传输未使用带宽消息,所述未使用带宽消息表示在第一循环期间在所述第一高速缓存与所述第二高速缓存之间的未使用带宽。在第二循环期间,基于所述未使用带宽消息,将包含脏数据的高速缓存行从所述第二高速缓存抢占式地写回到所述第一高速缓存。此外,响应于对所述第二高速缓存的高速缓存缺失而改写所述第二高速缓存中的所述高速缓存行。
  • 压缩数据以存储在高速缓存存储器层次结构中的高速缓存存储器中-201980086040.3
  • 马修·托梅;菲利普·贝杜基安;肖米特·达斯 - 超威半导体公司
  • 2019-06-19 - 2021-08-06 - G06F12/0811
  • 一种电子装置,包括至少一个压缩‑解压缩功能块和高速缓存存储器层次结构,该高速缓存存储器层次结构具有第一高速缓存存储器和第二高速缓存存储器。至少一个压缩‑解压缩功能块接收处于未压缩状态的数据,使用第一压缩或第二压缩中的一者来压缩数据,并且在压缩数据之后,将数据提供给第一高速缓存存储器以存储在其中。当从第一高速缓存存储器中检索数据以存储在第二高速缓存存储器中时,当使用第一压缩来压缩数据时,压缩‑解压缩功能块解压缩数据以逆转第一压缩对数据的效果,从而将数据恢复到未压缩状态,并且将使用第二压缩进行压缩或处于未压缩状态的数据提供给第二高速缓存存储器以存储在其中。
  • 低功率高速缓存的环境计算-201980067609.1
  • 维诺德·沙马蒂;劳伦斯·J·马达尔三世 - 谷歌有限责任公司
  • 2019-11-26 - 2021-05-25 - G06F12/0811
  • 本发明提供方法、系统和设备,包括在计算机存储介质上编码的计算机程序,用于执行预取过程,以准备环境计算装置在低功率状态下操作,而无需唤醒存储器装置。所述方法中的一个包括:通过环境计算装置执行预取过程,所述预取过程用所述环境计算装置所需的预取指令和数据填充高速缓存以在所述低功率状态下时处理对所述系统的输入;以及进入所述低功率状态;以及通过所述环境计算装置在所述低功率状态下使用存储在所述高速缓存中的所述预取指令和数据来处理对所述系统的输入。
  • 用于延迟的高速缓存利用的系统和方法-201780054334.9
  • 威廉·L·沃克 - 超威半导体公司
  • 2017-09-01 - 2020-09-15 - G06F12/0811
  • 一种用于管理高速缓存利用的系统(100),包括处理器核心(111至114)、一个或多个低级高速缓存(131至134)以及高级高速缓存(140)。响应于启用所述高级高速缓存,所述系统对从所述低级高速缓存逐出的低级高速缓存牺牲者进行计数(110)。在所述低级高速缓存牺牲者的计数不大于阈值数量时,所述系统将每个低级高速缓存牺牲者转移到系统存储器(116),而不将所述低级高速缓存牺牲者存储到所述高级高速缓存。当所述低级高速缓存牺牲者的所述计数大于所述阈值数量时,所述系统将每个低级高速缓存牺牲者写入所述高级高速缓存。通过这种方式,如果在达到所述阈值数量的低级高速缓存牺牲者之前停用所述高级高速缓存,则所述高级高速缓存仍然是空的并且因此可以在不进行转储清除的情况下停用。
  • 无序高速缓存返回-201780075517.9
  • 丹尼尔·施奈德;法坦赫·加霍德拉特 - 超威半导体公司
  • 2017-11-21 - 2019-07-19 - G06F12/0811
  • 公开了用于允许无序高速缓存访问返回的技术。若干高速缓存访问类型中的每一者存在返回排序队列,并且所述返回排序队列按进行未完成的高速缓存访问的次序存储那些访问。当针对特定类型的高速缓存访问请求在所述类型的所述返回排序队列的头部处并且所述高速缓存访问可用于返回到进行所述访问的波前时,所述高速缓存系统将所述高速缓存访问返回到所述波前。因此,高速缓存访问可以相对于不同类型的高速缓存访问无序返回。允许无序返回可以有助于改进延时,例如在相对低延时访问类型(例如,读)是在相对高延时访问类型(例如,纹理采样器操作)之后发出的情况下。
  • 混合高速缓存-201680073767.4
  • 加百利尔·H·罗 - 超威半导体公司
  • 2016-09-20 - 2018-08-21 - G06F12/0811
  • 用于实现混合高速缓存的系统、装置以及方法。一种处理器可以包括混合L2/L3高速缓存,其允许所述处理器动态调整所述L2高速缓存的大小和所述L3高速缓存的大小。在一些实施方案中,所述处理器可以是多核处理器,并且可以存在划分为L2逻辑高速缓存和L3逻辑高速缓存以供核心使用的单个高速缓存。在一个实施方案中,所述处理器可以跟踪所述L2逻辑高速缓存和所述L3逻辑高速缓存的高速缓存命中率,并且基于所述高速缓存命中率调整所述L2逻辑高速缓存和所述L3逻辑高速缓存的大小。在另一个实施方案中,所述处理器可以基于所述处理器当前正在执行的应用程序调整所述L2逻辑高速缓存和所述L3逻辑高速缓存的大小。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top