[发明专利]互补场效应晶体管中的外延结构

说明书

本发明涉及互补场效应晶体管中的外延结构，揭示形成集成电路结构的方法，该集成电路结构包括延伸至衬底中的隔离元件，以及接触该隔离元件的第一晶体管的源/漏区。该隔离元件自该衬底延伸至该第一晶体管的该源/漏区中。隔离层接触该第一晶体管的该源/漏区，且第二晶体管的源/漏区也接触该隔离层。因此，该隔离层位于该第一晶体管的该源/漏区与该第二晶体管的该源/漏区之间。该第一晶体管的沟道区接触并延伸于该第一晶体管的该源/漏区之间，且该第二晶体管的沟道区接触并延伸于该第二晶体管的该源/漏区之间。栅极导体围绕该第一晶体管的该沟道区及该第二晶体管的该沟道区的侧面。

技术领域

本发明涉及集成电路结构，尤其涉及三维单片互补场效应晶体管(complementaryfield effect transistor；CFET)中的外延结构。

背景技术

集成电路装置使用晶体管执行许多不同的功能，且这些晶体管可采取许多不同的形式，从平面晶体管到使用“鳍片”模式结构的晶体管。鳍式晶体管的鳍片是自衬底延伸的薄而长的六面矩形，具有长度大于宽度的侧面、长度与该侧面相同的顶部及底部(但具有较窄的宽度)，以及自衬底的高度与该侧面的宽度相同但仅与该顶部及底部一样宽的端部。

在一个例子中，多个水平的环绕栅极场效应晶体管(horizontal gate-all-around field effect transistor；h-GAAFET)通常会具有位于一侧上的一行N型GAAFET，位于相对侧上的相应一行P型GAAFET，以及横贯并包覆并排对N型与P型GAAFET的沟道区的共用栅极。相反，具有多个垂直堆叠对GAAFET的互补FET(CFET)布局会具有位于一个层级上的P型GAAFET，位于相邻层级上(也就是，在上方或下方)的N型GAAFET，以及共用栅极，其中，各共用栅极垂直贯穿并包覆堆叠对N型与P型GAAFET的沟道区。在此类结构中，下方GAAFET的源/漏区通过介电层与上方GAAFET的源/漏区电性隔离。

发明内容

依据本文中的结构实施例，隔离元件(其可为衬底中的隔离塞或埋置氧化物部分)可延伸至衬底的表面中。第一晶体管的源/漏区接触该隔离元件，且该隔离元件自该衬底延伸至该第一晶体管的该源/漏区中。隔离层接触该第一晶体管的该源/漏区。第二晶体管的源/漏区也接触该隔离层。因此，该第一晶体管位于该第二晶体管与该衬底之间，且该隔离层位于该第一晶体管的该源/漏区与该第二晶体管的该源/漏区之间。

另外，该第一晶体管的沟道区接触并延伸于该第一晶体管的该源/漏区之间。类似地，该第二晶体管的沟道区接触并延伸于该第二晶体管的该源/漏区之间。该第一晶体管的该沟道区与该第二晶体管的该沟道区平行于该衬底的该表面而延伸。

此外，栅极导体围绕该第一晶体管的该沟道区及该第二晶体管的该沟道区的侧面。衬里介电质横向邻近该栅极导体。该衬里介电质不同于该隔离层及该隔离元件。

本文中的方法实施例在衬底上形成多层结构以包括由间隙壁层隔开的半导体层，以及图案化该多层结构以形成凹槽，该凹槽穿过该多层结构伸至该衬底中，从而定义鳍片。此类方法形成延伸至该鳍片之间的该衬底的表面中的隔离元件，以及在该凹槽中形成第一晶体管的源/漏区，以接触该隔离元件。该隔离元件经形成以自该衬底延伸至该第一晶体管的该源/漏区中。该隔离元件可被形成为位于该衬底中的绝缘体塞或埋置氧化物区。

另外，此类方法在该鳍片之间的该凹槽中形成隔离层以接触该第一晶体管的该源/漏区，以及在该凹槽中形成第二晶体管的源/漏区以接触该隔离层。该第一晶体管经形成以位于该第二晶体管与该衬底之间。

该隔离层可经形成以位于该第一晶体管的该源/漏区与该第二晶体管的该源/漏区之间。该隔离层可经形成以具有小于或等于该第一晶体管的该源/漏区的宽度的宽度(其中，沿平行于该衬底的该表面的方向测量该宽度)。另外，该第一晶体管的该源/漏区可经形成以接触与该衬底连接的埋置氧化物层。此外，该隔离层的高度(其垂直于上述宽度)经形成以小于该源/漏区的高度。