[发明专利]一种改善闪存编程能力的方法有效

专利信息
申请号: 201810050666.6 申请日: 2018-01-18
公开(公告)号: CN108206190B 公开(公告)日: 2020-12-11
发明(设计)人: 徐杰;黄冲;李志国 申请(专利权)人: 上海华虹宏力半导体制造有限公司
主分类号: H01L27/11524 分类号: H01L27/11524
代理公司: 上海思微知识产权代理事务所(普通合伙) 31237 代理人: 屈蘅
地址: 201203 上海市浦东*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 改善 闪存 编程 能力 方法
【权利要求书】:

1.一种改善闪存编程能力的方法,包括如下步骤:

步骤S1,在晶圆衬底(10)上依次沉积耦合氧化层(20)、浮栅多晶硅(30)和氮化硅阻挡层(40);

步骤S2,将浮栅多晶硅(30)上方中间部分的氮化硅阻挡层(40)去掉,保留左侧的氮化硅阻挡层(401)和右侧的氮化硅阻挡层(402),再对浮栅多晶硅(30)中间的裸露部分进行斜坡蚀刻;

步骤S3,在左侧的氮化硅阻挡层(401)、浮栅多晶硅(30)、右侧的氮化硅阻挡层(402)上沉积一层隔离层(50),再进行自对准蚀刻,在浮栅上方形成侧墙(501,502),并利用浮栅上方的侧墙(501,502)作为阻挡利用蚀刻将浮栅多晶硅(30)切断;

步骤S4,对晶圆衬底(10)的对应浮栅多晶硅(30)开口处的部分进行离子掺杂形成源线下方的重掺杂区(801),在切断的浮栅多晶硅(30)旁形成侧墙(701,702),并在浮栅多晶硅(30)旁侧墙(701,702)中间的空隙中填充多晶硅(802)后进行平坦化;

步骤S5,在平坦化后的源线多晶硅(802)上生长一层SiO2隔离层(90),除去浮栅多晶硅(30)上左侧的氮化硅阻挡层(401)和右侧的氮化硅阻挡层(402),然后以浮栅上方的侧墙(501,502)和源线上的SiO2隔离层(90)作为阻挡层对剩余的浮栅多晶硅(30)进行蚀刻得到浮栅(301,302);

步骤S6,在获得浮栅(301,302)后,通过高温工艺使浮栅侧壁熔融,以优化浮栅侧壁的粗糙度,得到光滑的侧壁。

2.如权利要求1所述的一种改善闪存编程能力的方法,其特征在于,于步骤S6后,所述方法还包括:

步骤S7,用高温氧化物沉积的方法沉积一层高质量的隧穿氧化层(100),该氧化层同时作为选择晶体管的栅氧化层使用。

3.如权利要求2所述的一种改善闪存编程能力的方法,其特征在于,于步骤S7后,所述方法还包括:

步骤S8,再次利用自对准工艺进行字线多晶硅的沉积和蚀刻以形成字线区WL;字线侧墙和位线将在后续工艺中与普通的CMOS器件的栅极侧墙和源漏接触孔一起形成。

4.如权利要求1所述的一种改善闪存编程能力的方法,其特征在于:于步骤S1中,用光罩定义出有源区,用浅沟槽隔离(60)进行器件隔离。

5.如权利要求1所述的一种改善闪存编程能力的方法,其特征在于:通过光刻和蚀刻工艺将浮栅多晶硅(30)上方中间部分的氮化硅阻挡层(40)去掉,保留左侧的氮化硅阻挡层(401)和右侧的氮化硅阻挡层(402)。

6.如权利要求1所述的一种改善闪存编程能力的方法,其特征在于:于步骤S2中,所述浮栅多晶硅(30)中间的裸露部分上将形成弧形凹槽。

7.如权利要求1所述的一种改善闪存编程能力的方法,其特征在于:于步骤S4中,在浮栅多晶硅(30)旁侧墙(701,702)中间的空隙中填充多晶硅(802)后用化学机械研磨工艺进行平坦化。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201810050666.6/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top