[发明专利]瞬态电压抑制器

说明书

本发明涉及一种瞬态电压抑制器，包括基板、第一阱区、第二阱区、第三阱区、第一电极、第二电极及掺杂区。基板具有表面。第一阱区形成于基板中且邻近表面。第二阱区形成于第一阱区中且邻近表面。第三阱区形成于第一阱区中且邻近表面。第二阱区与第三阱区之间具有间隙。第一电极形成于第二阱区中且邻近表面。第二电极形成于第一阱区中且邻近表面。第一阱区及第一电极具有第一电性。第二阱区、第三阱区及第二电极具有第二电性。掺杂区形成于第一电极与第二电极之间且邻近表面。掺杂区分别电性连接第一阱区与第三阱区。本发明可有效降低瞬态电压抑制器的整体电阻并可调控瞬态电压抑制器的导通电阻。

技术领域

本发明与瞬态电压的抑制有关，特别是关于一种瞬态电压抑制器(TransientVoltage Suppressor,TVS)。

背景技术

一般而言，静电放电是影响电子产品良率及可靠度的重要因素之一，尤其是现今的电子产品有相当多的热插拔界面，加上消费者使用行为的改变，使得静电放电导致电子产品毁损的风险变高。因此，很多厂商均将静电放电测试规格要求提高至最高等级。在众多的静电保护器产品中，由于瞬态电压抑制器阵列(TVS array)具有导通速度快、箝制电压低等优点，已成为符合最高等级静电放电测试规格的最佳选择。

请参照图1，图1为传统的瞬态电压抑制器的电流-电压特性曲线图。如图1所示，当顺向电压+V很小时，瞬态电压抑制器会呈现高阻值的特性而处于OFF(关闭)状态；当顺向电压+V达到崩溃电压(Breakdown voltage)VBR时，瞬态电压抑制器会被导通而处于ON(开启)状态，此时其阻值会变小。这种将电压由OFF(关闭)状态拉回ON(开启)状态的现象称之为“弹回”(Snap back)，而导通电压VON的大小通常会由闸极所接收到的电流大小来决定。

然而，传统的瞬态电压抑制器的结构较复杂，需要闸极结构来控制导通电压VON。此外，当静电放电事件发生时，传统的瞬态电压抑制器中的电流会集中于同一电流路径，导致瞬态电压抑制器的整体电阻难以降低。

发明内容

有鉴于此，本发明提供一种瞬态电压抑制器，以解决现有技术所述及的问题。

本发明的一较佳具体实施例为一种瞬态电压抑制器。于此实施例中，瞬态电压抑制器包括基板、第一阱区、第二阱区、第三阱区、第一电极、第二电极及掺杂区。基板具有表面。第一阱区形成于基板中且邻近表面，第一阱区具有第一电性。第二阱区形成于第一阱区中且邻近表面，第二阱区具有第二电性。第三阱区形成于第一阱区中且邻近表面，第三阱区具有第二电性且第二阱区与第三阱区之间具有间隙，该第二阱区与该第三阱区于该间隙中彼此扩散相连而导通。第一电极形成于第二阱区中且邻近表面，第一电极具有第一电性。第二电极形成于第一阱区中且邻近表面，第二电极具有第二电性。掺杂区形成于第一电极与第二电极之间且邻近表面，掺杂区分别电性连接第一阱区与第三阱区。

在本发明的一实施例中，瞬态电压抑制器还包括第四阱区、第三电极及第四电极。第四阱区形成于第一阱区外的基板中且邻近表面。第三电极形成于第四阱区中且邻近表面，具有第一电性。第四电极形成于第四阱区中且邻近表面，具有第二电性。第三电极电性连接输入/输出端，第四电极电性连接第一电极。

在本发明的一实施例中，瞬态电压抑制器还包括重掺杂区。重掺杂区形成于掺杂区下方。重掺杂区具有与掺杂区相同的电性且重掺杂区的掺杂浓度高于掺杂区的掺杂浓度。

在本发明的一实施例中，重掺杂区与掺杂区均具有第一电性。

在本发明的一实施例中，重掺杂区与掺杂区均具有第二电性。

在本发明的一实施例中，掺杂区位于第三阱区的边缘并与第一阱区相邻。

在本发明的一实施例中，掺杂区为浮接(Floating)。

在本发明的一实施例中，彼此扩散相连的第二阱区与第三阱区会形成葫芦状阱区。