[发明专利]快闪存储器的命令排程及执行方法以及使用该方法的装置有效
申请号: | 201810040402.2 | 申请日: | 2018-01-16 |
公开(公告)号: | CN108932108B | 公开(公告)日: | 2021-07-06 |
发明(设计)人: | 邱慎廷;陈奕达 | 申请(专利权)人: | 慧荣科技股份有限公司 |
主分类号: | G06F3/06 | 分类号: | G06F3/06 |
代理公司: | 上海专利商标事务所有限公司 31100 | 代理人: | 陈亮 |
地址: | 中国台湾新竹县*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 闪存 命令 执行 方法 以及 使用 装置 | ||
本发明涉及一种快闪存储器的命令排程及执行方法以及使用该方法的装置,由处理单元执行,包含以下步骤:读取命令轮廓空间中储存的资讯,据以判断命令伫列中是否存在优先级命令;当命令伫列中存在优先级命令时,从命令伫列推出优先级命令并执行;以及当命令伫列中不存在优先级命令时,使用排程演算法从命令伫列选择简单读写命令并执行。
技术领域
本发明关连于一种快闪存储器装置,特别是一种快闪存储器的命令排程及执行方法以及使用该方法的装置。
背景技术
快闪存储器装置通常分为NOR快闪装置与NAND快闪装置。NOR快闪装置为随机存取装置,而可于地址脚位上提供任何的地址,用以存取NOR快闪装置的主装置(host),并及时地由NOR快闪装置的数据脚位上获得储存于该地址上的数据。相反地,NAND快闪装置并非随机存取,而是串行存取。NAND快闪装置无法像NOR快闪装置一样,可以存取任何随机地址,主装置反而需要写入串行的位元组(bytes)的值到NAND快闪装置中,用以定义请求命令(command)的类型(如,读取、写入、抹除等),以及用在此命令上的地址。地址可指向一个页面(在快闪存储器中的一个写入作业的最小数据块)或一个区块(在快闪存储器中的一个抹除作业的最小数据块)。实际上,NAND快闪装置通常从存储器单元(memory cells)上读取或写入完整的数页数据。当一整页的数据从阵列读取到装置中的缓存器(buffer)后,藉由使用提取讯号(strobe signal)顺序地敲出(clock out)内容,让主单元可逐位元组或字元组(words)存取数据。
主装置发送的所有令会依到达的先后顺序储存于伫列中,而这些命令具有优先级的区别。传统上,处理单元会扫描伫列中的命令并依据命令的优先级进行排程并执行。然而,扫描伫列中的命令会耗费大量的时间。因此,本发明提出一种快闪存储器的命令排程及执行方法以及使用该方法的装置,用以克服上述缺陷。
发明内容
本发明的实施例提出一种快闪存储器的命令排程及执行方法,由处理单元执行,包含以下步骤:读取命令轮廓空间中储存的资讯,据以判断命令伫列中是否存在优先级命令;当命令伫列中存在优先级命令时,从命令伫列推出优先级命令并执行;以及当命令伫列中不存在优先级命令时,使用排程演算法从命令伫列选择简单读写命令并执行。
本发明的实施例提出一种快闪存储器的命令排程及执行装置,至少包含命令伫列、命令轮廓空间及命令轮廓产生器。命令轮廓产生器耦接于命令轮廓空间及命令伫列,监看存取介面写入命令伫列的所有命令,并且依据命令的属性资讯更新命令轮廓空间中储存的资讯,使得处理单元可依据命令轮廓空间中储存的资讯判断命令伫列中是否存在优先级命令。
附图说明
图1是依据本发明实施例的快闪存储器的系统架构示意图。
图2是依据本发明实施例的存取介面与储存单元的方块图。
图3是依据本发明实施例的一个存取子介面与多个储存子单元的连接示意图。
图4是依据本发明实施例的命令轮廓产生器及命令轮廓空间的方块图。
图5是依据本发明实施例的快闪存储器的命令排程及执行方法流程图。
符号说明
10 系统;
110 处理单元;
120 命令轮廓产生器;
130 命令伫列;
140 命令轮廓空间;
141 最高优先级寄存器;
143 次高优先级寄存器;
145 简单读写寄存器;
150 存取介面;
160 主装置;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于慧荣科技股份有限公司,未经慧荣科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810040402.2/2.html,转载请声明来源钻瓜专利网。
- 上一篇:数据存储装置及其操作方法
- 下一篇:基于优先级的内部数据移动