[实用新型]一种配电网电压越限监测仪有效
申请号: | 201720283040.0 | 申请日: | 2017-03-22 |
公开(公告)号: | CN206638730U | 公开(公告)日: | 2017-11-14 |
发明(设计)人: | 柳春芳;熊嘉丽;叶玮佳;李妍;王少荣;朱敏捷;梁唐杰;徐盟;张斌;方玉艺;王崇斌;刘子威 | 申请(专利权)人: | 佛山电力设计院有限公司;华中科技大学 |
主分类号: | G01R19/25 | 分类号: | G01R19/25;G01R1/20;G08C17/02;G06F13/40;G06F13/42 |
代理公司: | 武汉天力专利事务所42208 | 代理人: | 吴晓颖 |
地址: | 528200 广东省*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 配电网 电压 监测 | ||
技术领域
本实用新型涉及配电网监测领域,具体涉及一种配电网电压越限监测仪。
背景技术
配电网电压越限包括电压偏高和电压偏低两个方面。电压越限是一个涉及到电力用户切身利益的问题,可能致使用电设备损坏,或使用电设备无法正常工作,多年来电力公司也一直努力解决。但是,随着电力负荷的迅速增加和分布式发电系统的迅猛发展,配电网电压越限问题日益突出。例如,分布式发电系统出力与本地用电负荷在时间上的差异容易引起电压越限;在偏远农村的配电网,由于供电半径过大,低电压问题也经常出现。从技术角度看,要解决电压越限问题,需要准确把握配电网电压越限出现的地点和时间。而这仅靠人工检查和用户投诉远远不够,必须构建能够长期连续监测电压越限并能够实时记录监测结果的庞大监测系统。目前,电压越限监测主要采用多功能且昂贵的电能质量监测仪对关键母线电压进行监测,监测点很少,很难大面积覆盖,因而有众多的电压越限问题不能及时发现。因此,研究功能单一、低成本且方便使用的电压越限监测仪具有重要的实际意义和经济价值。
发明内容
本实用新型的目的在于克服上述现有技术中的不足,提供一种专门用于配电网电压越限监测的高精度、低成本、小体积、便于部署且可实现远程数据传输的监测仪。本实用新型提供的配电网电压越限监测仪还具有根据需要选择监测三相电压越限或单相电压越限、即插即用、便于携带、可以移动等优点。
本实用新型的目的是通过如下技术措施来实现的:一种配电网电压越限监测仪,包含主控制器CPU以及和主控制器CPU相连接的数据存储模块、数据采集单元、时钟模块、通讯单元、工作电源模块;所述数据采集单元由电压变换模块、整流放大模块、ADC模块依次连接组成;所述通讯单元由RS485通讯接口模块和外接远方无线通讯模块连接组成。
在上述技术方案中,所述主控制器CPU与外部数据交换均采用串行通讯方式。
在上述技术方案中,所述主控制器CPU采用低功耗、低成本、小体积芯片AT89C2051或性价比类似的微处理器为主处理器,相应电路包含复位电路、晶振电路、上拉电阻R13和R14、电源去耦电容C12和C13;复位电路采用具有看门狗功能的IMP813L芯片,IMP813L芯片连接电源去耦电容C8和C9,看门狗输出复位串联电阻R12;晶振电路采用22.1184MHz无源晶体振荡器,晶振两端连接匹配电容C10、C11。
在上述技术方案中,所述数据存储模块采用芯片24LC128或性价比类似的芯片,相应电路包含串联保护电阻R18、上拉电阻R15~R17、电源去耦电容C14;所述数据存储模块模块与主控制器CPU之间的数据交换采用I2C串行通讯方式。
在上述技术方案中,所述数据采集单元由电压变换模块、整流放大模块、ADC模块依次连接组成;所述电压变换模块包含三组具有将电压信号转换为电流信号的功能的电阻R1、R2、R3和电流互感器PT1、PT2、PT3,若只监测单相电压越限,只需采用一组电阻和1个电流互感器PT1;其中,PT1、PT2、PT3采用额定变比为1mA/1mA的隔离电压为3000V的高精度通用电流互感器,PT1、PT2、PT3的一次绕组端点A、B、C、N分别与监测点三相的相线和零线对应连接,二次绕组串联保护电阻R4、R5、R6;所述整流放大模块每相包含二极管桥式整流电路和运算放大器,电流信号通过桥式整流电路转换为单向电流信号,并通过运算放大器放大和转换为电压信号,二极管桥式整流电路中的二极管D1~D15采用IN4148,运算放大器采用单电源运行芯片OP37或性价比类似的芯片,OP37两端并联电阻和电容;所述ADC模块采用12位分辨率芯片TLC2543或性价比类似的芯片,具有将模拟电压信号转换成数字信号的作用,所述ADC模块采用12位分辨率芯片TLC2543或性价比类似的芯片,具有将模拟电压信号转换成数字信号的作用,相应电路包含电源去耦电容C4~C7、上拉电阻R10和R11;所述ADC模块与主控制器CPU之间的数据交换采用芯片特定的三线串行通讯方式。
在上述技术方案中,所述时钟模块采用芯片DS1302或性价比类似的芯片,其中,VCC1为后备电源,VCC2为主电源,在主电源断开的情况下,也能保持时钟芯片的连续运行。相应电路包含晶振电路、电池、上拉电阻R20~R22、串联保护电阻R19和电源去耦电容C17;晶振电路采用32.768kHz时钟晶振,晶振两端连接匹配电容C15、C16;电池BT1采用3.6V纽扣电池;所述时钟模块与主控制器CPU之间的数据交换采用芯片特定的两线串行通讯方式。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于佛山电力设计院有限公司;华中科技大学,未经佛山电力设计院有限公司;华中科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201720283040.0/2.html,转载请声明来源钻瓜专利网。